




Thiết-kế-vi-mạch-và-hệ-thống-Đồ-Trung-Hậu-300-câu-hỏi

Thiết kế vi mạch (Trường Đại học Sư phạm Kỹ Thuật Thành phố Hồ Chí Minh)



messages.pdf_cover_qr_code_label



THIẾT KẾ VI MẠCH VÀ HỆ THỐNG ĐỒ TRUNG HẬU – 330 CÂU HỎI



FPGA Chip

V E R I L O G

I. KIẾN THỨC CƠ BẢN

Câu 1: Quá trình thiết kế vi mạch hiện nay trên cơ sở ASIS, FGPA gồm bao nhiêu tầng?

- A. 3 B. 5 C. 7 D. 8

Câu 2: Nhiệm vụ của người thiết kế (Front – End) chiếm bao nhiêu tầng trong tổng số?

- A. 2 B. 3 C. 5 D. 4

Câu 3: Nhiệm vụ của nhà sản xuất (Back – End) chiếm bao nhiêu tầng trong tổng số?

- A. 2 B. 3 C. 5 D. 4

Câu 4: Tầng thứ nhất có nhiệm vụ?

A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.

B. Thực hiện mô phỏng và đánh giá

C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Đi dây tự động cho hệ thống.

Câu 5: Tầng thứ hai có nhiệm vụ?

A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.

B. Thực hiện mô phỏng và đánh giá

C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Đi dây tự động cho hệ thống.

Câu 6: Tầng thứ ba có nhiệm vụ?

A. Viết chương trình hệ thống, chương trình mô phỏng và các thông số.

B. Thực hiện mô phỏng và đánh giá

C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Đi dây tự động cho hệ thống.

Câu 7: Tầng thứ tư có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đi dây tự động cho hệ thống.

C. Tổng hợp các thành phần như: chương trình, các ràng buộc thời gian liên quan đến tốc độ xử lý, xác định vị trí các ô thành phần.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Câu 8: Tầng thứ năm có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đi dây tự động cho hệ thống.

C. Kiểm tra các hoạt động logic và kết quả cuối cùng.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Câu 9: Tầng thứ sáu có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đi dây tự động cho hệ thống.

C. Kiểm tra các hoạt động logic và kết quả cuối cùng.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Câu 10: Tầng thứ bảy có nhiệm vụ?

A. Xác định bố cục ban đầu trước khi phân tích các yếu tố thời gian.

B. Đi dây tự động cho hệ thống.

C. Kiểm tra các hoạt động logic và kết quả cuối cùng.

D. Xác định bố cục cuối cùng sau khi đã phân tích các yếu tố thời gian.

Câu 11: Tầng thứ nhất gồm mấy công đoạn:

A. 2 **B. 3** C. 4 D. 1

Câu 12: Tầng thứ ba gồm mấy công đoạn:

A. 2 **B. 3** C. 4 D. 1

Câu 13: Tầng thứ sáu gồm mấy công đoạn:

A. 2 B. 3 C. 4 D. 1

Câu 14: Tầng thứ sáu gồm mấy công đoạn:

A. 2 B. 3 C. 4 D. 1

Câu 15: Ở tầng thứ bảy, sau khi kiểm tra tính logic của hệ thống, đến bước cuối cùng tổng hợp file tapeout. Định nghĩa nào sau đây là đúng với file tapeout?

A. Là file chứa đựng các quy tắc thiết kế được quy ước trước giữa hai bên.

B. Là kết quả cuối cùng của quá trình thiết kế hoặc dưới dạng PCB trước khi sản xuất.

C. Là kết quả thu được thì các hoạt động đánh giá logic và chú thích.

D. Cả ba phương án trên.

Câu 16: Các công việc được thực hiện ở bước Front – End là?

A. Chương trình mô tả phần cứng

B. Mô phỏng

C. Tổng hợp

D. Cả ba phương án đều đúng.

Câu 17: Các công việc được thực hiện ở bước Back – End là?

A. Sắp xếp bố cục và đi dây.

B. Phân tích thời gian và kiểm tra hoạt động.

C. Cả A, B đều sai.

D. Phương án C sai.

Câu 18: Những đặc điểm nào là hạn chế của mạch rời rạc so với mạch tích hợp?

A. Tiêu tốn điện năng, giới hạn các ứng dụng.

B. Diện tích lớn, tốc độ vừa phải.

C. Cả A, B đều sai.

D. Phương án C sai.

Câu 19: Những đặc điểm nào là ưu điểm của mạch tích hợp so với mạch rời rạc.

A. Khả năng ứng dụng cao, tiêu thụ nguồn thấp.

B. Diện tích nhỏ, tốc độ xử lý cao.

C. Cả A, B đều đúng.

D. Phương án C sai.

Câu 20: Bóng bán dẫn đầu tiên khởi đầu kỷ nguyên transistor ra đời vào năm nào?

A. 1940

B. 1945

C. 1947

D. 2003

Câu 21: Bóng bán dẫn tiếp giáp đầu tiên được sản xuất hàng loạt vào năm nào?

A. 1940

B. 1945

C. 1947

D. 1951

Câu 22: Phát biểu định luật Moore về sự phát triển mật độ tích hợp của transistor.

A. Số lượng transistor được tăng lên gấp đôi mỗi 18 tháng.

B. Kích thước của mỗi mạch tích hợp được giảm đi phân nửa sau mỗi 18 tháng.

C. Số lượng transistor được tăng lên gấp đôi mỗi 2 năm.

D. Cả A và B đều đúng.

Câu 23: Vi xử lý Intel 4004 ra đời đầu tiên vào năm 1971 với số lượng transistor và tốc độ xử lý đạt được là bao nhiêu?

A. 2300 transistor – 1GHz.

B. 2300 transistor – 1MHz.

B. 140 triệu transistor – 1MHz.

D. 2300 triệu transistor – 1MHz.

Câu 24: Công nghệ SSI với số lượng transistor là?

A. 10

B. 100

C. 1000

D. 10.000

Câu 25: Công nghệ MSI với số lượng transistor là?

A. 10

B. 100

C. 1000

D. 10.000

Câu 26: Công nghệ LSI với số lượng transistor là?

A. 10

B. 100

C. 1000

D. 10.000

Câu 27: Công nghệ VLSI với số lượng transistor là?

A. 10

B. 100

C. 10.000

D. >10.000

Câu 28: Quá trình sản xuất IC bao gồm?

A. Silic ☞ Silic wafer ☞ Patterned Silicon Wafer ☞ Unpackaged Die ☞ Packaged Die ☞ Test.

B. Silic ☞ Silic wafer ☞ Unpackaged Die ☞ Patterned Silicon Wafer ☞ Packaged Die ☞ Test.

C. Silic ☞ Unpackaged Die ☞ Silic wafer ☞ Packaged Die ☞ Patterned Silicon Wafer ☞ Test.

D. Silic ☞ Unpackaged Die ☞ Silic wafer ☞ Patterned Silicon Wafer ☞ Packaged Die ☞ Test.

I. KIẾN THỨC CƠ BẢN

Câu 1: IC số gồm hai nền tảng lớn nào?

- A. FGPA và ASIC **B. PLDs và ASIC** C. PLDs và FGPA D. ASIC và SPLD

Câu 2: Các thiết bị FGPA thuộc nền tảng nào?

- A. PLDs** B. ASIC C. SPLD D. Full Custom

Câu 3: PLD viết tắt cho?

- A. Programmable Logic Devices**
B. Polyester floor-standing enclosure
C. Programmable Lower Devices
D. Cả 3 đều sai

Câu 4: ASIC viết tắt cho?

- A. Application-Specific Integrated Circuit**
B. Amplication – Semiconductor Integrated Circuit
C. Access – Synthesis Intergrated Chip
D. All Synthesis Intergrated System

Câu 5: FGPA viết tắt cho?

- A. Family Group Programmable Accessor
B. Found Gate Process Amplication
C. Field Programmable Gate Array
D. Fet Gate Process Application.

Câu 6: Nền tảng các thiết bị lập trình được PLD bao gồm:

- A. SPLD, CPLD và FGPA**
B. FGPA và ASIC
C. SPLD và CPLD
D. Semi – Custom và Full – Custom

Câu 7: Nền tảng các mạch tích hợp với một ứng dụng cụ thể bao gồm:

- A. SPLD, CPLD và FGPA
B. FGPA và ASIC
C. SPLD và CPLD

D. Semi – Custom và Full – Custom

Câu 8: Ưu điểm của FPGA là?

- A. Giá thành rẻ với số lượng nhỏ.
- B. Rủi ro tài chính thấp hơn.

C. Cả A và B đều đúng

D. Phương án C sai.

Câu 9: Nhược điểm của FPGA là?

- A. Tốc độ chậm hơn ASIC từ 2 đến 3 lần.
- B. Tiêu thụ điện năng lớn, sử dụng nhiều transistor trên mỗi đơn vị logic.
- C. Diện tích lớn từ 20 đến 30 lần so với ASIC.

D. Cả ba phương án không sai.

Câu 10: Ưu điểm của công nghệ ASIC là?

- A. Tốc độ xử lý nhanh, tiêu thụ điện năng nhỏ.
- B. Giá thành rẻ nếu sản xuất với số lượng lớn.
- C. Sử dụng ít transistor hơn trên mỗi đơn vị logic.

D. Cả ba phương án trên không

sai. Câu 11: Nhược điểm của ASIC

là?

- A. Ứng dụng cố định, không thể lập trình.
- B. Thời gian chế tạo rất lâu đến vài tháng.
- C. Chi phí kỹ thuật và các công cụ thiết kế rất đắt.

D. Cả ba phương án trên không thể sai.

Câu 12: Những đặc trưng nào là của công nghệ ASIC.

- A. Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.**
- B. Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.
- C. Cả A và B đều đúng.
- D. Cả A và B đều sai.

Câu 13: Những đặc trưng nào là của công nghệ FPGA

- A. Hiệu suất cao, tiêu thụ điện năng thấp, giá thành rẻ với số lượng lớn.
- B. Sẵn có, chi phí phát triển thấp, thời gian tiếp thị ngắn, khả năng cấu hình lại.**
- C. Cả A và B đều đúng.
- D. Cả A và B đều sai.

Câu 14: Công nghệ nào không có thiết kế bố trí vật lý?

A. FGPA

B. ASIC

C. SPLD

D. CPLD

Câu 15: Công nghệ nào sau khi thiết kế được kết thúc bởi một dòng bit được dùng để cấu hình các thiết bị?

A. FGPA

B. ASIC

C. SPLD

D. CPLD

Câu 16: SPLD viết tắt cho?

A. Simple Programmable Logic Device

B. Complex Programmable Logic Device

C. Synthesis Programmable Logic Device

D. Software Programmable Logic Device

Câu 17: CPLD viết tắt cho?

A. Simple Programmable Logic Device

B. Complex Programmable Logic Device

C. Synthesis Programmable Logic Device

D. Software Programmable Logic Device

Câu 18: Các mạch tích hợp PAL có đặc điểm?

A. Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.

B. Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.

C. Có khả năng lập trình và xóa để lập trình lại.

D. Phát triển vượt bậc hơn so với mạch PLD.

Câu 19: Các mạch tích hợp GAL có đặc điểm?

A. Sử dụng một mảng các tiếp điểm (switch,...), chúng được lập trình bằng cách tác động vào các tiếp điểm.

B. Sử dụng các mảng EEPROM để lưu trữ các tiếp điểm này thay switch.

C. Có khả năng lập trình và xóa để lập trình lại.

D. Phát triển vượt bậc hơn so với mạch PLD.

Câu 20: Phương pháp thiết lập hàm logic bằng cách nhóm các số 0 ở ngõ ra là?

A. Sum of Product

B. Product of Sums

C. Multiply of Sums

D. Sum of Multiplication

Câu 21: Phương pháp thiết lập hàm logic bằng cách nhóm các số 1 ở ngõ ra là?

A. Sum of Product

- B. Product of Sums
- C. Multiply of Sums
- D. Sum of Multiplication

Câu 22: Trong phương pháp SOP, các phần tử được nhân lại với nhau để ngõ ra bằng 1 được gọi là?

- A. Minterms** B. Maxterms C. Sumterms D. Parterms

Câu 23: Trong phương pháp POS, các phần tử được cộng lại với nhau để ngõ ra bằng 0 được gọi là?

- A. Minterms **B. Maxterms** C. Product-terms D. Parterms

Câu 24: Trong nhóm vi mạch SPLD (Simple Programmable Logic Device), bao gồm:

- A. PAL, GAL** B. FGPA, ASIC C. PLA, GAL D. FGPA, GAL

Câu 25: Chọn phương án sai

- A. PAL có thể lập trình nhiều lần**
- B. GAL có thể lập trình nhiều lần
- C. PAL chỉ có thể lập trình một lần
- D. Chỉ có GAL mới có thể lập trình được

Câu 26: Trong cấu trúc PLA bao gồm bao nhiêu tầng?

- A. 2 **B. 3** C. 4 D. 5

Câu 26: Các tầng trong cấu trúc PLA bao gồm?

- A. Đầu vào đảo Tầng AND Tầng OR
- B. Đầu vào không đảo Tầng AND Tầng OR
- C. Đầu vào đảo và không đảo Tầng AND Tầng OR**
- D. Đầu vào đảo và không đảo Tầng OR Tầng AND

Câu 27: Tập hợp các SPLD được kết nối với nhau theo mảng có thể lập trình được gọi là?

- A. SPLDs **B. CPLD** C. FGPA D. PLA

Câu 28: Trong cấu trúc của mảng lập trình được FGPA bao gồm các khối nào được liên kết với nhau?

- A. SPLD B. CPLD **C. CLB** D. LUT

Câu 29: CLB viết tắt cho?

- A. Configurable Logic Block**
- B. Câu Lạc Bộ
- C. Confidential Looking Binary
- D. Confuse Logic Basis

Câu 30: LUT viết tắt cho?

A. Logic Universal Time

B. Look-Up Table

C. Logic Unit Taken

D. Library Universal Transmit

Câu 31: Các bộ vi xử lý và bộ nhớ thường được thiết kế theo cấu trúc nào của ASIC?

A. FGPA

B. Semi – Custom

C. Full – Custom

D. CLB


Câu 32: Hình ảnh sau thuộc cấu trúc của nhóm vi mạch nào?

A. SPLD

B. CPLD

C. FGPA

D. CLB




Câu 33: Hình ảnh sau thuộc cấu trúc của nhóm vi mạch nào?

A. SPLD

B. CPLD

C. FGPA

D. CLB



II. KIẾN THỨC VẬN DỤNG

Câu 1: Công nghệ IC nào chỉ dùng một loại tế bào cơ bản?

A. FGPA và CPLD

B. Full Custom ASIC

C. Gate Array ASIC

D. Standard Cell ASIC

Câu 2: Công nghệ nào chế tạo IC lớn mất nhiều thời gian nhất

A. Gate array asic

B. Full custom asic

C. Fpga và cpld

D. Standard cell asic

Câu 3: Công nghệ nào chế tạo IC có quá trình chế tạo đơn giản nhất:

A. Full custom asic

B. Gate array asic

- C. Fpga và cpld
- D. Standard cell asic

Câu 4: Chọn phát biểu đúng

- A. Mảng cổng OR lập trình và mảng cổng AND cố định dùng để tạo hàm SOP.
- B. Mảng cổng OR và mảng cổng AND đều cố định dùng để tạo hàm SOP.
- C. Mảng cổng AND và OR đều lập trình tạo hàm SOP.
- D. Mảng cổng AND lập trình và mảng cổng OR cố định dùng để tạo hàm SOP.**

Câu 5: Tế bào logic của thiết bị nào sử dụng cấu trúc PAL:

- A. FPGA
- B. CPLD**
- C. PLA
- D. PROM

Câu 6: Để đánh giá các công nghệ chế tạo IC thì ta xem xét mối tương quan giữa các thông số:

- A. Tài nguyên của chip, số chân của chip, tốc độ của chip, giá thành của chip.
- B. Số chân của chip, tốc độ của chip, giá thành của chip, tài nguyên của chip.
- C. Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, giá thành của chip.**
- D. Tài nguyên của chip, tốc độ của chip, sức mạnh của chip, số chân của chip.

Câu 7: Công nghệ nào chế tạo IC ở cấp độ cổng

- A. Standard cell asic**
- B. Full custom asic
- C. Gate array asic
- D. Fpga và cpld

Câu 8: Tế bào logic của thiết bị nào sử dụng cấu trúc LUT:

- A. PLA
- B. CPLD
- C. FPGA**
- D. PAL

Câu 9: Trong CPLD thì

- A. Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.**
- B. Tế bào logic có cấu trúc phức tạp gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.
- C. Tế bào logic có cấu trúc đơn giản gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng tập trung.
- D. Tế bào logic có cấu trúc đơn giản gồm flip flop d, 1 cấu trúc pal và cấu trúc nối dây bên trong có khuynh hướng phân tán và khá linh hoạt.

Câu 10: Khi so sánh 2 cấu trúc LUT và PAL với 3 ngõ vào thì

- A. Cấu trúc lut sử dụng bộ nhớ bằng với cấu trúc pal vì có cùng số mỗi nối.
- B. Cấu trúc lut sử dụng bộ nhớ nhiều hơn so với cấu trúc pal vì có nhiều mỗi nối.
- C. Cấu trúc lut sử dụng bộ nhớ ít hơn so với cấu trúc pal vì có ít mỗi nối.
- D. Cấu trúc lut sử dụng bộ nhớ rất ít so với cấu trúc pal vì các mỗi nối cố định.**

Câu 11: Một đường ngang và một đường dọc của cấu trúc nối dây bên trong có thể lập trình nối tùy ý nhờ:

- A. 7 transistor chuyển mạch và 7 ô nhớ sram.
- B. 6 transistor chuyển mạch và 6 ô nhớ sram.**
- C. 4 transistor chuyển mạch và 4 ô nhớ sram.
- D. 5 transistor chuyển mạch và 5 ô nhớ sram.

Câu 12: Khả năng lập trình của thiết bị CLPD là do sử dụng:

- A. Các cổng nand
- B. Các switch có điều khiển**
- C. Các dây dẫn nối cố định
- D. Các cổng and

Câu 13: Công nghệ nào chế tạo IC ở cấp độ transistor:

- A. Standard cell asic
- B. Gate array asic
- C. Fpga và cpld
- D. Full custom asic**

Câu 14: Transistor dùng để lập trình nối dây thì:

- A. Cực d nối với ô nhớ sram.
- B. Cực s nối với ô nhớ sram.
- C. Cực d và d đều nối với ô nhớ sram.
- D. Cực g nối với ô nhớ sram.**

Câu 15: Mạch nào là mạch tổ hợp:

- A. Flip flop d
- B. Mạch đếm nhị phân 4 bit
- C. Mạch giải mã**
- D. Thanh ghi dịch

I. KIẾN THỨC CƠ BẢN

Câu 1: HDL viết tắt cho?

A. Hardware Description Language

B. High Data Leisure

C. Hotel Dentination Love

D. Hidro Detori Long

Câu 2: Hai ngôn ngữ mô tả phần cứng phổ biến hiện nay là?

A. Verilog HDL

B. VHDL

C. CCS

D. Cả A và B

Câu 3: Verilog HDL và VHDL phát triển vào năm nào?

A. 1983

B. 1938

C. 1893

D. 1839

Câu 4: Verilog HDL và VHDL phát triển theo tiêu chuẩn nào?

A. ISO

B. IEEE 741

C. IEEE 1364

D. ANSI

Câu 5: Ba cấp độ trong Verilog bao gồm?

A. Mô hình hành vi

B. RTL (Register Transfer Level)

C. Cổng logic

D. Cả A, B và C

Câu 6: Hai phương pháp thiết kế dựa trên ngôn ngữ Verilog bao gồm?

A. Top – Down

B. Bottom – Up

C. Top – Bottom

D. Cả A và B

Câu 7: Module được định nghĩa?

A. Là khối xây dựng cơ bản trong Verilog

B. Là một phần tử hoặc một tập hợp các khối nhỏ hơn

C. Chức năng trung gian cho các khối cấp cao

C. Cả A, B và C

Câu 8: Cấu trúc khai báo tên một module là?

A. module <module_name> {<module_terminal_list>;

B. module <module_name> (<module_terminal_list>)

C. module <module_name> [<module_terminal_list>];

D. module <module_name> (<module_terminal_list>);

Câu 9: Các kí tự được cho phép trong việc định danh người dùng là?

A. [A-Z], [a-z], [0-9], _, \$

B. [A-Z], [a-z], [0-9]

C. [A-Z], [a-z]

D. [a-z]

Câu 10: Việc định danh người dùng không cho phép các tên bắt đầu bởi

A. \$ hoặc [0-9] hoặc -

B. \$ hoặc [0-9] hoặc _

C. - hoặc [0-9] hoặc _

D. _ hoặc [0-9] hoặc =

Câu 11: Định danh nào sau đây không được cho phép?

A. _myproject

B. _Myproject\$

C. 5_myproject

D. My\$project

Câu 12: Định danh nào sau đây được cho phép?

A. _\$Counter_Flipflop_

B. -Counter_FF_\$

C. Counter-FF

D. C3ounter_5\$-

Câu 13: Khi chú thích một chuỗi trên cùng một hàng cho dùng dấu?

A. /*...*/

B. //

C. \\

D. /* *\\

Câu 14: Khi chú thích nhiều đoạn, ta sử dụng dấu?

A. /*...*/

B. //

C. \\

D. /* *\\

Câu 15: Dòng chú thích nào sau đây không hợp lệ với thông tin chú thích : “Nesting comments do not work”.

A. /* Nesting /* comments */ do NOT work /

B. */ Nesting /* comments */ do NOT work */

C. / Nesting /* comments */ do NOT work //

D. /* Nesting /* comments */ do NOT work */

Câu 16: Mức logic thấp đại diện bởi?

- A. 0 B. 1 C. X D. Z

Câu 17: Mức logic cao đại diện bởi?

- A. 0 **B. 1** C. X D. Z

Câu 18: Mức logic không rõ ràng được đại diện bởi?

- A. 0 B. 1 **C. X** D. Z

Câu 19: Trạng thái trở kháng cao (hở mạch) được đại diện bởi?

- A. 0 B. 1 C. X **D. Z**

Câu 20: Cú pháp xác định một giá trị số bao gồm?

- A. <size><radix> <value>
B. <size>'<radix> <value>
C. <size>'<radix>' <value>
D. <size>;<radix>; <value>

Câu 21: 8'h a5 tương ứng giá trị nào sau đây?

- A. 1010|0101 B. A5F C. 1010.0101 D. 1'b10100101

Câu 22: 12'o 3xz7 tương ứng giá trị nào sau đây?

- A. 6'b 00110111 **B. 011|zzz|xxx|111** C. 37 D. 0011|0111

Câu 23: Giữa các chữ số có thể liên kết với nhau bởi dấu?

- A. - **B. _** C. = D. .

Câu 24: Giá trị nào sau đây không cùng biểu diễn một con số?

- A. 12'b 000_111_010_100
B. 12'b 0001_1101_0100
C. 12'o 07_24
D. 12'h 0724

Câu 25: Ta mở rộng phạm vi các bit bằng cách lặp lại giá trị MSB mà không ảnh hưởng đến việc xử lý khi MSB là?

- A. 0 B. Z C. X **D. Cả A, B và C**

Câu 26: Ta mở rộng phạm vi các bit bằng cách thêm các số 0 trước MSB mà không ảnh hưởng đến việc xử lý khi MSB là?

- A. 0 B. Z C. X **D. 1**

Câu 27: Giá trị nào sau đây không đồng biểu diễn:

- A. 4'b 1** B. 4'b xxx1 C. 4'bxx_x1 D. 4'b x_1

Câu 28: Giá trị nào sau đây không đồng biểu diễn:

- A. 4'b 1x B. 4'b 0_1x **C. 4'b 01** D. 4'b 001x

Câu 29: Nếu số lượng bit (size) được lược bỏ đi thì việc xác định số bit phụ thuộc vào?

- A. Từ giá trị của nó
B. Số bit trong mô phỏng
C. Số bit cụ thể của máy

D. Cả 3 trường hợp trên

Câu 30: Nếu cơ số (radix) được bỏ qua thì giá trị mặc định của số đó được giả định ở hệ?

- A. Nhị phân B. Bát phân **C. Thập phân** D. Thập lục phân

Câu 31: Tham số được liên kết với?

- A. Tên định danh thay đổi tùy giá trị
B. Tên định danh không đổi
C. Tên định danh có thể thay đổi hoặc không
D. Tên định danh luôn phải thay đổi.

Câu 32: Cú pháp khai báo tham số nào sau đây là đúng?

- A. parameter n=4
B. parapen myname=verilog;
C. parameter var_timer=2'b00;
D. paracitamol headache=2;

Câu 33: Tín hiệu trong Verilog được định nghĩa?

- A. Dây vật lý
B. Biến không cần lưu trữ
C. Cả A và B đều không sai
D. Cả A và B đều không đúng

Câu 34: Tín hiệu có thể được biểu diễn bởi?

- A. Một mạng lưới (a net)
B. Một biến (a variable)
C. Cả A và B đều đúng
C. Cả A và B đều sai

Câu 35: Một tín hiệu (net, variable) có thể được khai báo theo cú pháp?

- A. type signal_name{signal_name};

B. type (range) signal_name{signal_name};

C. type [range] signal_name{signal_name};

D. type {range} signal_name{signal_name};

Câu 36: Khi không được kết nối, các đường dây mang mức logic điều khiển nào?

A. Z

B. 0

D. U

D. X

Câu 37: Các loại đường dây (nets) bao gồm?

A. Wire

B. Wand/Wor

C. Tri

D. Cả A, B và C

Câu 38: Thanh ghi được định nghĩa là?

A. Một biến có thể chứa giá trị

B. Không đại diện cho phần cứng

C. Phần cứng có thể được thực hiện bởi thanh ghi

D. Cả A, B và C

Câu 39: Kiểu dữ liệu của thanh ghi là?

A. Wire

B. Bus

C. Reg

D. Tri

Câu 40: Cho khai báo: integer i; kết quả thu được khi thực hiện lệnh gán i=2,9 là?

A. 2.9

B. 3

C. 2

D. 00101001

Câu 41: Một kiểu dữ liệu đặc biệt dùng để đo thời gian mô phỏng là?

A. Wire

C. Real

C. Float

D.

Time Câu 42: Các đặc trưng nào cần lưu ý khi sử dụng mảng?

A. Truy xuất các trường mảng con hoặc toàn bộ mảng cùng một lúc

B. Không cung cấp mảng đa chiều

C. Không thể hoạt động với kiểu số thực

D. Tất cả các phương án trên

Câu 43: Chuỗi được khai báo với kiểu?

A. Reg

B. Wire

D. Bus

D. Array

Câu 43: Xác định số kí tự tối đa mà khai báo chuỗi sau chứa được: reg [8*13:1] string_val;

A. 10

B. 8

C. 13

D. 8*13

Câu 44: Khi string_val = "I am overflowed"; trường hợp nào sau đây xảy ra?

A. Chuỗi lưu giá trị bình thường

B. MS bytes được thay thế bởi 0.

C. Xuất hiện trường hợp tràn.

D. Cả A, B và C đều đúng.

Câu 45: Toán tử $\&\&$ với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Câu 46: Toán tử $\|$ với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Câu 47: Toán tử $!$ với chức năng?

A. Đảo bit một phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Câu 48: Toán tử $\&$ với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Câu 49: Toán tử $|$ với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. OR lần lượt các bit

Câu 50: Toán tử $\wedge$ với chức năng?

A. AND hai phần tử

B. OR hai phần tử

C. AND lần lượt các bit

D. XOR lần lượt các bit

Câu 51: Toán tử $\sim$ với chức năng?

- A. AND hai phần tử
- B. OR hai phần tử
- C. XOR lần lượt các bit
- D. XNOR lần lượt các bit**

Câu 52: Toán tử $\sim$ với chức năng?

- A. AND hai phần tử
- B. Đảo giá trị từng bit**
- C. AND lần lượt các bit
- D. OR lần lượt các bit

Câu 53: Cho $A=5$, $B=0$, $C=x$. Giá trị của phép tính $A\&\&B$ là?

- A. 0**
- B. 1
- C. X
- D. Z

Câu 54: Cho $A=5$, $B=0$, $C=x$. Giá trị của phép tính $A\|\!|B$ là?

- A. 0
- B. 1**
- C. X
- D. Z

Câu 55: Cho $A=5$, $B=0$, $C=x$. Giá trị của phép tính $C\|\!|B$ là?

- A. 0
- B. 1
- C. X**
- D. Z

Câu 56: Cho $a=4'b\ 1010$. Giá trị của phép tính $\sim a$ là?

- A. 0
- B. 1
- C. 0101**
- D. 0011

Câu 57: Cho $a=4'b\ 1010$. Giá trị của phép tính $c=|a$ là?

- A. 0
- B. 1**
- C. 0101
- D. 0011

Câu 58: Toán tử $\sim|$ với chức năng?

- A. NOR lần lượt các bit**
- B. NAND lần lượt các bit
- C. XNOR lần lượt các bit
- D. XOR lần lượt các bit

Câu 59: Toán tử $\sim\&$ với chức năng?

- A. NOR lần lượt các bit
- B. NAND lần lượt các bit**
- C. XNOR lần lượt các bit
- D. XOR lần lượt các bit

Câu 60: Cho $a=4'b\ 1010$. Kết quả của phép tính $c=a>>2$ là?

- A. 0010**
- B. 1000
- C. 10
- D. 01

Câu 61: Để nối chuỗi các số lại với nhau thành một số duy nhất, ta thực hiện theo cú pháp?

A. {op1, op2, ..} B. (op1, op2,..) C. [op1;op2;..] D. {op1;op2;...}

Câu 62: Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của catx sau khi nối chuỗi $catx=\{a, b, c\}$; là?

A. 101_0101 B. 101_010_1 C. 133 D. 0001_0010_0101

Câu 63: Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của caty sau khi nối chuỗi

$caty=\{b, 2'b\ 11, a\}$; là?

A. 010_01_1 B. 010_11_1 C. 0010_0011_0001 D. 101_11_1

Câu 64: Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của catz sau khi nối chuỗi

$catz=\{b, 1\}$; là?

A. Không thực hiện được B. 010_1 C. 010_0001 D. 0010_0001

Câu 65: Cho $a=1'b\ 1$, $b=3'b\ 010$, $c=3'b\ 101$. Kết quả của catr sau khi nối chuỗi

$catr=\{4\{a\}, b, 2\{c\}\}$; là?

A. 1_010_101 B. 0100_010_1010 C. 0010_0011_0001 D. 1111_010_101101

Câu 66: Kết quả trả về của phép tính $1>0$ là?

A. 0 B. Z C. X D. 1

Câu 67: Kết quả trả về của phép tính $'b1x1 \leq 0$ là?

A. 0 B. Z C. X D. 1

Câu 68: Kết quả trả về của phép tính $10 < z$ là?

A. 0 B. Z C. X D. 1

Câu 69: Kết quả trả về của các phép logic $==$ và $!=$ bao gồm?

A. 0, 1 B. 0, 1, x C. 0, 1, z D. Z, x

Câu 70: Kết quả trả về của các phép logic bit $===$ và $!==$ bao gồm?

A. 0, 1 B. 0, 1, x C. 0, 1, z D. Z, x

Câu 71: Kết quả trả về của phép tính $4'b\ 1001 == 4'b\ 1101$ là?

A. 0 B. Z C. X D. 1

Câu 72: Kết quả trả về của phép tính $4'b\ 1z0x == 4'b\ 1z0x$ là?

A. 0 B. Z C. X D. 1

Câu 73: Kết quả trả về của phép tính $4'b\ 1z0x === 4'b\ 1z0x$ là?

A. 0 B. Z C. X D. 1

Câu 74: Kết quả trả về của phép tính $4'b\ 1z0x !== 4'b\ 1z0x$ là?

A. 0 B. Z C. X D. 1

Câu 75: Cấu trúc của một câu lệnh điều kiện bao gồm?

A. `cond_expr ? true_expr | false_expr`

B. cond_expr ? true_expr : false_expr

C. cond_expr : true_expr : false_expr

D. cond_expr : true_expr :?false_expr

Câu 76: Câu lệnh sau có thể miêu tả mạch tổ hợp đơn giản nào $Y = (sel == 1'b1) ? A : B;$

A. MUX

B. DEMUX

C. LATCH

D. FLIPFLOP

Câu 77: Câu lệnh sau có thể miêu tả mạch tổ hợp đơn giản nào ? $Y = (sel == 2'b00) ? A : ((sel == 2'b01) ? B : ((sel == 2'b10) ? C : D));$

A. ENCODER

B. DEMUX 1 to 8

C. MUX 4 to 1

D. LATCH

Câu 78: Trong một phép tính, nếu tồn tại một toán hạng nào là x thì kết quả thu được luôn là?

A. Không thực hiện được

B. Z

C. X

D. U

Câu 79: Giá trị được lưu trữ trong thanh ghi sau là gì khi thực hiện các câu lệnh? `reg [15:0] reg A; regA = -4'd12;`

A. 12

B. 1100

C. 1_1100

D. 65524

Câu 80: Phép toán có thứ tự ưu tiên cao nhất là?

A. + - * /

B. + - ! ~

C. + -

D. * /

Câu 81: Câu lệnh có thứ tự ưu tiên thấp nhất là?

A. Assign

B. Condition

C. While

D. For

Câu 82: Cú pháp thực hiện câu lệnh gán liên tục là?

A. assign #del <id> = <expr>;

B. assign #del <id> == <expr>;

C. =assign #del <id> = <expr>;

D. ?assign #del <id> = <expr>;

Câu 83: Đặc điểm của câu lệnh gán assign là?

A. Công việc được thực hiện liên tục

B. Không theo thứ tự

C. Được thực hiện song song với nhau

D. Cả A, B và C

Câu 84: Quy trình được hiểu như thế nào trong Verilog?

A. Các chương trình được thực hiện tuần tự

B. Các chương trình được thực hiện theo thứ tự

C. Các chương trình trong cặp lệnh begin end

D. Cả A, B và C đều sai

Câu 85: Câu lệnh Initial mô tả các công việc được thực hiện như thế nào?

A. Thực hiện một cách tuần tự

B. Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.

C. Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi

D. Thực hiện một cách có thứ tự và lặp lại cho đến khi ngừng mô phỏng.

Câu 86: Câu lệnh always mô tả công việc được thực hiện như thế nào?

A. Thực hiện một cách tuần tự

B. Bắt đầu tại thời điểm mô phỏng và kết thúc tại câu lệnh cuối cùng trong nó.

C. Bắt đầu tại thời điểm mô phỏng và lặp lại mãi mãi cho đến hết thời gian mô phỏng.

D. Thực hiện một cách có thứ tự và lặp lại cho đến khi ngừng mô phỏng.

Câu 86: Kiểu dữ liệu phải khai báo trong mô hình always là?

A. Reg

B. Wire

C. Time

D. Bus

Câu 86: Các công việc đặt dưới lệnh always @* được thực hiện khi nào?

A. Bất kì sự thay đổi nào từ các biến

B. Khi có sự thay đổi cạnh lên của xung clk

C. Khi có sự thay đổi cạnh xuống của xung clk

D. Không thể thực hiện do không có danh sách các trạng thái thay đổi.

Câu 87: Chương trình trong khối lệnh đặt dưới always @(A,B,sel) sẽ được thực hiện tuần tự khi nào?

A. Bất kì sự thay đổi nào từ A, B hoặc sel

B. Khi có sự thay đổi cạnh lên của xung clk

C. Khi có sự thay đổi cạnh xuống của xung clk

D. Luôn được thực thi

Câu 88: Chương trình trong khối lệnh đặt dưới always @(posedge clk) sẽ được thực hiện tuần tự khi nào?

A. Bất kì sự thay đổi nào từ A, B hoặc sel

B. Khi có sự thay đổi cạnh lên của xung clk

C. Khi có sự thay đổi cạnh xuống của xung clk

D. Luôn được thực thi

Câu 89: Đoạn chương trình sau chỉ được thực hiện khi nào?

always

A. Luôn được thực thi

begin

B. Khi tín hiệu ctrl lên mức 1

wait (ctrl)

C. Khi hết thời gian chờ

#10 cnt = cnt + 1;

#10 $cnt2 = cnt2 + 2;$

D. Bất kì sự thay đổi nào từ bên ngoài

Câu 90: Xung clock được tạo ra từ đoạn chương trình sau với chu kỳ là?

A. 10 ns

initial begin

B. 20 ns

clk = 0;

C. 10 ms

forever #10 clk = ~clk;

D. 20 đơn vị thời gian

end

Câu 91: Các lệnh của hệ thống như \$display,... được viết ở đâu?

A. Trong quá trình

B. Ngoài quá trình

C. Đâu cũng được

D. Tùy trường hợp

Câu 92: Định dạng được in ra bởi hàm \$display("...", arg2, arg3, ..);

A. Một chuỗi liên tục theo định dạng

B. Các chuỗi rời rạc theo từng khoảng thời gian

C. Các chuỗi cách nhau từng dòng

D. Các mã nhị phân đại diện mã ASCII cho từng ký tự.

Câu 93: Định dạng được in ra bởi hàm \$monitor("...", arg2, arg3, ..);

A. Một chuỗi liên tục theo định dạng

B. Các chuỗi rời rạc theo từng khoảng thời gian

C. Các chuỗi cách nhau từng dòng

D. Các mã nhị phân đại diện mã ASCII cho từng ký tự.

Câu 94: Định dạng được in ra khi sử dụng hàm display hoặc monitor khi sử dụng %o là?

A. Giá trị ở hệ bát phân

B. Chuỗi

C. Giá trị thập phân

C. Số thực

Câu 95: Định dạng %f in ra số thực ở hệ thống số nào?

A. Nhị phân

B. Bát phân

C. Hệ thập phân

D. Hệ thập lục phân

Câu 96: Cho biết thời gian được trì hoãn của câu lệnh sau trước khi được thực hiện

`timescale 10ns/1ns later: #5 a = b;

A. 5 ns

B. 50ns

C. 5 ms

D. 50 ms

II. KIẾN THỨC VẬN DỤNG

Câu 1: Ngôn ngữ truyền thống để lập trình thiết kế vi mạch là:

A. C, foxtran, hdl.

B. C, foxtran, java.

C. Hdl, verilog.

D. C, vhdl.

Câu 2: Không thể sử dụng ngôn ngữ truyền thống để thiết kế mạch vì lý do:

- A. Thực hiện song song.
- B. Tốc độ thực hiện chậm.
- C. Thực hiện tuần tự.**
- D. Vừa song song và tuần tự.

Câu 3: Một hệ thống số tiêu biểu được xây dựng từ các thành phần gồm:

- A. Chỉ có các dây dẫn.
- B. Chỉ có các ngõ vào và các ngõ ra
- C. Các thành phần nhỏ hơn, các dây dẫn kết nối các ngõ vào và các ngõ ra của các thành phần.**
- D. Chỉ có các thành phần nhỏ hơn.

Câu 4: Một chương trình VHDL tiêu biểu gồm:

- A. Hai phần chính là khai báo entity và architecture.**
- B. Một phần chính là khai báo architecture.
- C. Một phần chính là khai báo entity.
- D. Hai phần chính là khai báo entity và process.

Câu 5: Architecture trong chương trình VHDL thì:

- A. Chứa các khai báo thư viện.
- B. Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.**
- C. Chứa các khai báo vào ra của mạch điện số.
- D. Chỉ chứa process

Câu 6: Khi một tín hiệu ngõ vào của mạch điện số thay đổi thì:

- A. Không gây ảnh hưởng gì.
- B. Ngõ ra thay đổi ngay lập tức.
- C. Chỉ có mạch điện nào nối với tín hiệu đó thì bị kích hoạt.**
- D. Toàn bộ mạch điện thay đổi.

Câu 7: Một số nhị phân chẵn là:

- A. Tổng số bit i là lẻ.
- B. Tổng số bit 1 là chẵn.**
- C. Số đó chia hết cho 2,
- D. Số nhị phân với số bit là số chẵn.

Câu 8: Entity trong chương trình VHDL thì:

- A. Chỉ chứa process.

B. Chứa các khai báo thư viện.

C. Chứa các khai báo vào ra của mạch điện số.

D. Chứa các hoạt động bên trong hoặc tổ chức của mạch điện.

Câu 9: Các lệnh trong Architecture của chương trình VHDL là:

A. Các lệnh đồng thời.

B. Vừa tuần tự và đồng thời.

C. Không thể thay đổi thứ tự.

D. Các lệnh tuần tự.

Câu 10: Giá trị mặc định của thanh ghi là?

A. 0

B. U

C. Z

D. X

Câu 11: Ngõ ra cổng OR 4 ngõ vào chỉ bằng 1 khi?

A. Tất cả các ngõ vào đều bằng 1

B. Ít nhất một ngõ vào bằng 1

C. Tất cả các ngõ vào đều bằng 0

D. Ít nhất một ngõ vào bằng 0

Câu 12: Câu lệnh "assign f=(a|b)&(c|d)" biểu thị điều gì?

A. Tất cả đều sai

B. Một danh sách mạng mức cổng bao gồm hai cổng OR và một cổng AND

C. Mô tả cấu trúc của hàm f

D. Một mô tả hành vi của hàm f

Câu 13: Tổng hợp (synthesis) nghĩa là gì?

A. Để tạo ra một mạch từ một đặc điểm kỹ thuật nhất định.

B. Để xác minh hoạt động chính xác của một mạch.

C. Để xác minh xem thông số kỹ thuật có đúng không.

D. Không ai trong số này.

Câu 14: Nếu một kết nối (a net) không tải, nó mang mức logic gì?

A. 0

B. X

C. Z

D. U

Câu 15: Mức logic nào không được hỗ trợ bởi ngôn ngữ Verilog?

A. 0

B. X

C. Z

D. U

Câu 16: Câu lệnh \$stop có chức năng?

A. Kết thúc mô phỏng

B. Thoát mô phỏng

C. Trì hoãn mô phỏng

D. Tất cả đều sai

Câu 17: Ưu điểm của thiết kế dựa trên FPGA so với thiết kế ASIC là gì?

A. Nó linh hoạt hơn.

B. Nó nhanh hơn.

C. Cả A và D

D. Nó có chi phí thiết kế thấp hơn.

Câu 18: Trạng thái đầu ra tristate (3 trạng thái) là gì?

A. Tất cả đều sai.

B. Khi điện áp nằm ở đâu đó giữa logic 0 và logic 1.

C. Khi đường dây đầu ra được cách ly về điện.

D. Trạng thái thứ ba trong hệ thống logic bậc ba.

Câu 19: Đâu không phải là phương pháp chính xác để chỉ định thang thời gian trong Verilog?

A. 100ns/110ps

B. 10ns/1ps

C. 1ns/1ps

D. 100ns/100ps

Câu 20: Nếu $A = 4b'001x$ và $B = 4b'1011$ thì kết quả của $A+B$ sẽ là

A. 1100

B. Tất cả đều sai

C. xxxx

D. 110x

Câu 21: Cho đoạn chương trình Verilog sau:

```
wire [7:0] A;
```

```
wire B;
```

```
assign B = ~|A;
```

Nếu giá trị của A là 8'b00111001 thì giá trị của $\{A[5:3], 3\{B\}\}$ sẽ là bao nhiêu?

A. Tất cả đều sai

B. 6'b011000

C. 6'b111000

D. 6'b111111

Câu 22: Số tối đa có thể được biểu diễn ở dạng nhị phân không dấu 8 bit là bao nhiêu?

A. 255

B. 128

C. 127

D. 256

Câu 23: Kết quả nào sau đây trong thời gian quay vòng thiết kế ngắn nhất?

A. FGPA

B. Full Custom

C. Standard Cell

D. Gate Array

Câu 24: Trong verilog `h1234 là một

A. Số thập lục phân 4 bit

B. Đó là ký hiệu không hợp lệ.

C. Số thập lục phân 16 bit

D. Số thập lục phân 32 bit

Câu 25: Nếu $A = 4'1xxz$ và $B = 4'b1xxx$ thì $A \oplus B$ sẽ trả về kết quả là?

- A. X **B. 0** C. Z D. 1

Câu 26: Số âm nhỏ nhất có thể được biểu diễn trong nhị phân 8 bit dưới dạng bù 2 là?

- A. -255 B. -127 **C. -128** D. -256

Câu 27: Trong đoạn mã đã cho, câu lệnh 2 sẽ được thực thi tại

Initial

Begin

#5 x = 1'b0; // câu lệnh 1

#15 y = 1'b1; // câu lệnh 2

End

A. 15

B. 20

C. 5

D. Thời gian mô phỏng hiện tại

Câu 28: Nếu $A = 4'b011$ và $B = 4'b0011$ thì kết quả của $A \oplus B$ sẽ là

- A. 6 B. 9 **C. 27** D. Không hợp lệ

Câu 29: Xem xét đoạn mã Verilog sau:

wire [5:0] A, B;

wire C;

assign C = ^A;

Nếu giá trị của A và B lần lượt là $5'b10011$ và $5'b01110$ thì giá trị của $\{A[3:1], 2\{C\}, B[2:0]\}$ sẽ là bao nhiêu?

Chọn một:

- A. Tất cả đều sai **B. 00111110** C. 00100110 D. 01111110

Câu 30: Đầu ra của cổng AND 4 ngõ vào sẽ là 1 nếu

- A. Tất cả các đầu vào đều ở mức 1.**
B. Ít nhất một trong các đầu vào là 1.
C. Ít nhất một trong các đầu vào bằng 0.
D. Tất cả các đầu vào đều ở mức 0.

Câu 31: Trong một mạch tổ hợp thuần túy có cần thiết phải đề cập đến tất cả các đầu vào trong danh sách độ nhạy always @() không?

- A. Không cần thiết
- B. Nó phụ thuộc vào phong cách mã hóa
- C. Cần thiết**
- D. Tất cả đều sai

Câu 32: Đầu ra của cổng NOR 4 đầu vào sẽ là 1 nếu

- A. Tất cả các đầu vào đều ở mức 0.**
- B. Ít nhất một trong các đầu vào là 1.
- C. Ít nhất một trong các đầu vào bằng 0.
- D. Tất cả các đầu vào đều ở mức 1.

Câu 33: Chọn phương án đúng với đoạn chương trình sau?

```
module mydesign (a,b);
input [1:0] b;
output reg a;
always @(b)
begin
if (b==2'b00) a = 1'b0;
else if (b==2'b11) a = 1'b0;
else a=1'b1;
end
end module
```

- A. Một mạch tổ hợp thực hiện chức năng cổng XOR**
- B. Một mạch chốt được tạo ra với ngõ ra là a
- C. Quá trình tổng hợp báo lỗi
- D. Một mạch tổ hợp thực hiện chức năng DECODER

Câu 34: Mục đích của khối thủ tục "Initial" trong Verilog là gì?

- A. Nó được sử dụng để chỉ định một khối thủ tục chỉ được thực hiện một lần**
- B. Mỗi khi một khối "always" được thực thi, các biến được khởi tạo như được chỉ định trong khối "initial"
- C. Nếu có nhiều khối "ban đầu" trong một mô-đun, chúng sẽ được thực hiện lần lượt theo trình tự
- D. Nó có thể được sử dụng để chỉ định một khối thủ tục để tổng hợp

Câu 35: Nếu "clk" và "clear" là hai đầu vào của mô-đun bộ đếm, biểu thức nào sau đây phải được thực hiện nếu chúng ta muốn thực hiện việc xóa một cách không đồng bộ (giả sử "xóa" ở mức thấp, cạnh lên của tín hiệu "clk" là được sử dụng để đếm và khối "always" duy nhất được sử dụng để triển khai)?

- A. always @(posedge clk)
- B. always @ (negedge clear)
- C. always @(posedge clk or negedge clear)**
- D. Tất cả đều sai

Câu 36: Khẳng định nào sau đây là đúng?

- A. Câu lệnh "gán" có thể được sử dụng để thực hiện cả mạch tổ hợp cũng như mạch tuần tự
- B. Việc sử dụng toán tử có điều kiện trong câu lệnh "gán" luôn dẫn đến bộ ghép kênh
- C. Chỉ mục biến được sử dụng tại RHS của câu lệnh "gán" tạo ra bộ ghép kênh trong khi việc sử dụng nó tại LHS dẫn đến bộ giải mã

D. Chỉ A và C đúng

Câu 37: Chọn phương án đúng với đoạn chương trình sau?

```
integer x,  
y initial  
begin  
x = 15;  
y = 10;  
end  
initial  
repeat (x) $display ("x=%d",x);  
initial  
while (y < 12)  
begin  
y = y + 1;  
X = X - 1;  
end
```

- A. Giá trị của x được in 13 lần

B. Không thể xác định được số lần giá trị x được in ra

C. Giá trị của x được in 15 lần

D. Giá trị của x chính là 15

Câu 38: Đoạn chương trình sau cho biết điều gì?

```
initial clk = 1'b0;
```

```
always #5 clk = ~clk;
```

A. Tất cả đều sai

B. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 10, 15, 20...

C. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 5, 15, 25, 35,..

D. Các cạnh lên của xung đồng hồ xuất hiện vào các thời điểm 10, 20, 30,...

Câu 39: Nếu A, B, C và D lần lượt là các biến reg, reg, integer và wire, mỗi biến có kích thước [7:0], thì điều nào sau đây được cho phép bên trong các quá trình?

A. $B[3:0] = D[4:1] + 1;$

B. Cả A và D

C. $D = A + B;$

D. $C = A + D;$

Câu 40: Đoạn chương trình sau mô tả mạch điện gì với data0, 1, 2, 3 tương ứng ngõ vào các FF?

```
always @(posedge clock)
```

```
begin
```

```
data3 = din;
```

```
data2 = data3;
```

```
data1 = data2;
```

```
data0 = data1;
```

```
end
```

A. Thanh ghi dịch 4 bit vào song song ra song song

B. Thanh ghi dịch 4 bit

C. Tất cả đều sai

D. Bốn Flip Flop D đều chứa dữ liệu của ngõ vào D in.

Câu 41: Chọn phát biểu đúng?

- A. Câu lệnh "assign" thực hiện phép gán liên tục giữa biểu thức được chỉ định ở phía bên tay phải và biến loại "net" được chỉ định ở phía bên trái.
- B. Câu lệnh "assign" thực hiện phép gán liên tục giữa biểu thức được chỉ định ở phía bên tay phải và biến loại "reg" được chỉ định ở phía bên trái.
- C. Câu lệnh "assign" có thể được thực hiện trong mô hình mạch chốt, một mạch điện tuần tự.

D. Cả A và C đều đúng

Câu 42: Chọn phát biểu đúng về vòng lặp "repeat"?

- A. Nó có thể được sử dụng để lặp lại việc thực thi khối chính xác hai lần
- B. Nó có thể được sử dụng để lặp lại một khối cho đến khi một điều kiện được chỉ định là đúng
- C. **Tất cả đều sai**
- D. Nó có thể được sử dụng để lặp lại một khối vô thời hạn

Câu 43: Cho đoạn chương trình, giá trị cuối cùng của biến "d" sẽ là... integer a, b, c, d; initial begin a = 25; b = 12; c = 5; d=17; a = b + c; b =a-15; c = a+d; d=c+d; end

- A. 58
- B. 51**
- C. 53
- D. 40

Câu 44: Cấu trúc "#5" biểu thị điều gì trong mô phỏng?

- A. Nó chỉ định độ trễ 5 đơn vị thời gian trước khi thực hiện câu lệnh tiếp theo**
- B. Nó tạm dừng thực hiện các câu lệnh theo sau thời gian 5
- C. Nó chỉ định rằng đơn vị trễ là 5 nano giây
- D. Nó lên lịch thực hiện câu lệnh tiếp theo tại thời điểm 5

Câu 45: Chọn phát biểu đúng khi tiến hành tổng hợp đoạn chương trình sau?

always @(posedge clock)

begin

y = x;

z = y;

X = Z;

End

- A. Dịch chuyển các giá trị được lưu trong ba biến
- B. **Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "y"**

C. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "z"

D. Tất cả các biến sẽ nhận được giá trị được lưu trữ trước đó trong "x"

Câu 46: Chọn phát biểu đúng cho đoạn chương trình sau?

```
module guess (data, cond, result);
```

```
input [7:0] data;
```

```
input [1:0] cond;
```

```
output reg result;
```

```
always @(data)
```

```
begin
```

```
if (cond ==
```

```
2'b00) result = |
```

```
data; else result
```

```
= data; end
```

```
endmodule
```

A. Một mạch tổ hợp được tạo ra

B. Một mạch tuần tự với phần tử lưu trữ kết quả sẽ được tạo ra

C. Hệ thống tổng hợp sẽ tạo ra một đường dây cho kết quả

D. Chỉ A và C đúng

Câu 47: Chọn phát biểu đúng cho đoạn chương trình sau

```
module mydesign (a,b,c);
```

```
input c;
```

```
output reg a, b;
```

```
always @(c)
```

```
begin
```

```
if (c == 1'b0)
```

```
begin
```

```
b <= ~a; a <= ~(c|b);
```

```
end
```

```
else if (c == 1'b1)
```

```
a <= ~(b*c);
```

```
end
```

```
endmodule
```

A. Mạch tạo ra một bộ ghép kênh 2 sang 1

B. Một mạch chốt kích hoạt tín hiệu c sẽ được tạo cho đầu ra b

C. Một mạch tổ hợp thuần túy sử dụng các cổng logic NOT, NOR và XNOR sẽ được triển khai

D. Chỉ A và B đúng

Câu 48: Với giá trị ban đầu $a=1$, $b=2$. Kết quả của đoạn chương trình sau là?

always @ (posedge clock)

a=b;

always @(posedge clock)

b=a;

A. Tất cả đều sai

B. $a=2$, $b=1$

C. $a=1$, $b=2$

D. Phụ thuộc vào trạng thái của xung đồng hồ

Câu 49: Đoạn chương trình sau thực hiện công việc gì?

assign d = ~(c|b);

assign c = ~(a | d);

A. Mạch so sánh 2 bit

B. Thanh ghi dịch 2 bit

C. Mạch chốt 1 bit

D. Hai cổng NOR được nối tầng với nhau

Câu 50: Phát biểu nào sau đây là sai đối với các mô-đun Verilog?

A. Nếu một mô-đun X được khởi tạo 4 lần trong một mô-đun khác, 4 bản sao của X sẽ được tạo.

B. Khi một mô-đun X được gọi nhiều lần từ một số mô-đun khác, chỉ một bản sao của mô-đun X được đưa vào phân cứng sau khi tổng hợp.

C. Một mô-đun không thể chứa định nghĩa của các mô-đun khác.

D. Không thể khởi tạo nhiều hơn một mô-đun trong một mô-đun khác.

E. Cả B và C

Câu 51: Chọn phát biểu đúng cho chương trình sau?

```
output reg clk1, clk2;  
initial  
begin  
clk1 = 1'b0;  
clk2 = 1'b1;  
forever clk1 = !clk1;  
repeat (5) # 5 clk2 = ~clk2;  
#75 $finish;  
End
```

- A. Biến "clk2" sẽ không bao giờ thay đổi trạng thái ban đầu
- B. Biến "clk1" sẽ thay đổi trạng thái vô thời hạn cho đến khi kết thúc tại thời điểm 75 đơn vị
- C. Khối sẽ không bao giờ chấm dứt
- D. Trạng thái của biến "clk2" sẽ thay đổi 50 lần
- E. Cả B và D đều đúng.**

Câu 52: Ai là người phát triển Verilog?

- A. Moorby
- B. Thomas
- C. Russell and Ritchie
- D. Moorby and Thomson**

Câu 53: Ngôn ngữ mô tả phần cứng nào phổ biến ở Mỹ?

- A. Verilog hệ thống
- B. Nhật ký hệ thống
- C. Verilog**
- D. VHDL

Câu 54: Ngôn ngữ mô tả phần cứng nào phổ biến hơn ở Châu Âu?

- A. VHDL**
- B. System Log
- C. Verilog
- D. C

Câu 55: Ngôn ngữ mô tả phần cứng nào linh hoạt hơn?

- A. VHDL**
- B. Verilog
- C. C
- D. C++

Câu 56: Ngôn ngữ mô tả phần cứng nào cung cấp nhiều tính năng hơn cho các mô tả cấp độ bóng bán dẫn?

A. C++

B. VHDL

C. Verilog

D. C

CHƯƠNG 4: MẠCH TỔ HỢP

I. NHẬN DẠNG MODULE VÀ XÁC ĐỊNH LOGIC MẠCH

Câu 1: Đoạn chương trình sau thiếu hay sai yếu tố gì?

```
module          (a, b, ci, r, co);  
  input a, b, ci;  
  output r, co;  
  
  assign r = a ^ b ^ ci;  
  assign co = a&ci + a&b + b&cin;  
  
endmodule
```

A. Tên chương trình

B. Định danh người dùng

C. Tên module

D. Chính tả

Câu 2: Chương trình sau mô tả mạch điện nào?

```
module Adder(A, B, R);  
  input [3:0] A;  
  input [3:0] B;  
  output [4:0] R;  
  
  wire c1, c2, c3;  
  FullAdder  
  add0(.a(A[0]), .b(B[0]), .ci(1'b0), .co(c1), .r(R[0]) ),  
  add1(.a(A[1]), .b(B[1]), .ci(c1), .co(c2), .r(R[1]) ),  
  add2(.a(A[2]), .b(B[2]), .ci(c2), .co(c3), .r(R[2]) ),  
  add3(.a(A[3]), .b(B[3]), .ci(c3), .co(R[4]), .r(R[3]) );  
endmodule
```

A. Bộ cộng 4 bit

B. Bộ cộng toàn phần

C. Bộ cộng 3 bit

D. Bộ trừ 4 bit

Câu 3: Chương trình sau mô tả mạch điện?

A. Cổng NAND

B. Cổng NOR

C. Cổng AND

D. Cổng OR

```
wire A, B, Y;
```

```
assign Y = A & B;
```

```

module Mymodule(I, O);
input [3:0] I;
output reg [1:0] O;

```

```

always @(I)
begin
    if(I==4'b0001)    O=2'b00;
    else if(I==4'b0010)    O=2'b01;
    else if(I==4'b0100)    O=2'b10;
    else if(I==4'b1000)    O=2'b11;
end
endmodule

```

```

module Mymodule(
input [1:0] I,
output reg [3:0] O
);

```

```

always @(I)
begin
    if(I==2'b00)    O=4'b0001;
    else if(I==2'b01)    O=4'b0010;
    else if(I==2'b10)    O=4'b0100;
    else                O=4'b1000;
end
endmodule

```

Câu 4: Chương trình sau mô tả mạch điện?

A. ENCODER B. DECODER C. MUX D. DEMUX

Câu 5: Chương trình sau mô tả mạch điện?

A. ENCODER **B. DECODER** C. MUX D. DEMUX

Câu 6: Xác định kết quả temp của chương trình khi EN=1 và HL=0 và I=2'b10.

```

module Mymodule(I, O, EN, HL);
input [1:0] I;
input      EN, HL;
output [3:0] O;
reg [3:0] temp;
always @(I, EN, HL)
begin
    if(EN==0)                temp=4'b0000;
    else
        begin
            if(I==2'b00)    temp=4'b0001;
            else if(I==2'b01)    temp=4'b0010;
            else if(I==2'b10)    temp=4'b0100;
            else                temp=4'b1000;
        end
    end
    assign O = (HL==1'b1) ? temp : ~temp;
endmodule

```

A. 0100 B. 0000 **C. 1011** D. 0010

Câu 7: Sử dụng chương trình trên, xác định ngõ ra tempt nếu EN=1, HL=1, I=3'b 001.

- A. 1101 B. 0010 C. 0000 **D. Không tồn tại**

Câu 8: Sử dụng chương trình trên, xác định ngõ ra tempt nếu EN=0, HL=1, I=0

- A. 1101 B. 0010 **C. 0000** D. Không tồn tại

Câu 9: Đoạn chương trình sau mô tả mạch điện?

- A. MUX** B. DEMUX
C. ENCODER D. DECODER

```
always @(I, sel)
begin
    if(sel==2'b00)    O=I[0];
    else if(sel==2'b01)    O=I[1];
    else if(sel==2'b10)    O=I[2];
    else                O=I[3];
end
```

```
always @(I, sel)
begin
    if(sel==2'b00)    O={3'b000, I};
    else if(sel==2'b01)    O={2'b00, I, 1'b0};
    else if(sel==2'b10)    O={1'b0, I, 2'b00};
    else                O={I, 3'b000};
end
```

```
module MYMODULE(A, B, C, S);
input  A, B;
output reg C, S;
always @(A, B)
begin
    C = A & B;
    S = A ^ B;
end
endmodule
```

Câu 10: Đoạn chương trình sau mô tả mạch điện?

- A. MUX **B. DEMUX** C. ENCODER D. DECODER

Câu 11: Đoạn chương trình sau mô tả mạch điện?

- A. Cộng bán phần** B. Cộng toàn phần C. Trừ nhị phân D. Mạch so sánh

```
module FULL_ADDER(A, B, CI, S, CO);
input  A, B, CI;
output CO, S;
    assign S = A ^ B ^ CI;
    assign CO = A&B + B&CO + A&CO;
endmodule
```

Câu 11: Đoạn chương trình sau mô tả mạch điện?

- A. Cộng bán phần **B. Cộng toàn phần**
C. Trừ nhị phân D. Mạch so sánh

II. NHẬN BIẾT LỖI VÀ SỬA LỖI

Cho đoạn chương trình sau, trả lời các câu hỏi từ câu 1 đến câu 10.


```

module F_(ADDER)(a, b, s, ci, co); (1)
input a, b, ci; (2)
output co, s (3)
assigns = a ^ b ^ ci; (4)
assign co = a&b + (b&co) + a&co; (5)
endmodule; (6)
module ADDER_4B(A, B, S); (7)
input wire [3:0] A; (8)
input [3:-1] B; (9)
output reg [4:0] S; (10)
wire c1, c2, c3; (11)
F_ADDER fad0(.a(A[0]), .b(B[0]), .s(S[0]), .ci(0), .co(c1)); (12)
F_ADDER fad1(.a(A[1]), .b(B[1]), .s(S[1]), .ci(c1), .co(c2)); (13)
F_ADDER fad2(.a(A[2]), .ci(c2), .b(B[2]), .s(S[2]), .co(c3)); (14)
F_ADDER ADDER_4B(.a(A[3]), .b(B[3]), .s(S[3]), .ci(c3), .co(S[4])); (15)
Endmodule (16)

```

Câu 1: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A.1 B. 2 C. 4 D. 5

Câu 2: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 3 B. 2 C. 4 D. 5

Câu 3: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 6 B. 7 C. 8 D. 11

Câu 4: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 8 B. 9 C. 11 D. 12

Câu 5: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 10 B. 11 C. 12 D. 13

Câu 6: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A. 12 B. 13 C. 14 D. 15

Câu 7: Dòng nào trong các dòng sau đây có chứa lỗi sai cú pháp hoặc ngữ nghĩa?

A.2 B. 8 C. 12 D. 16

Câu 8: Lỗi sai ở dòng số 10 là?

A. Kiểu biến B. Kích thước biến C. Biến trùng lặp D. Từ khóa

Câu 9: Lỗi sai ở dòng số 16 là?

A. Ngữ nghĩa B. Cú pháp C. Biến trùng lặp D. Từ khóa

Câu 10: Lỗi sai ở dòng số 15 là?

- A. Ngữ nghĩa B. Cú pháp C. Tên định danh D. Từ khóa

CHƯƠNG 5: MẠCH TUẦN TỰ

I. KIẾN THỨC CƠ BẢN

Câu 1: Đặc điểm nào sau đây là của mạch chốt (Latch)?

- A. Là mạch không đồng bộ
B. Đầu ra thay đổi ngay sau khi đầu vào thay đổi
C. Độ trễ lan truyền (nếu có) rất nhỏ

D. Cả A, B và C

Câu 2: Đặc điểm nào sau đây là của Flip Flop?

- A. Là mạch đồng bộ
B. Đầu ra chỉ thay đổi khi có sự thay đổi cạnh của tín hiệu điều khiển
C. Sự thay đổi ngõ vào nhưng không có sự thay đổi cạnh của tín hiệu điều khiển không làm thay đổi ngõ ra

D. Cả A, B và C

Câu 3: Có bao nhiêu cách thực hiện việc nối dây giữa các module?

- A. 2 B. 3 D. 4 D. 5

Câu 4: Phương pháp nối dây có thể là?

- A. Nối dây theo tên, các biến được kết nối với đầu vào hay đầu ra được chỉ định trong dấu ngoặc đơn. Thứ tự các kết nối không phân biệt.


B. Kết nối theo thứ tự đặt sẵn bởi module chuẩn, thứ tự các cổng phải khớp với thứ tự xuất hiện của module được khởi tạo.

C. Cả A và B đều đúng

D. Cả A và B đều sai.

II. NHẬN DẠNG MODULE VÀ XÁC ĐỊNH LOGIC MẠCH

```
module RS_LATCH(
input wire R,S,CLK,
output reg Q,Qb
);
always @(R,S,CLK) begin
if*((CLK==1)&&(S==0)&&(R==1))*/({CLK,S,R}
==3'b101) begin Q=0;Qb=1;end
else if ((CLK==1)&&(S==1)&&(R==0)) begin
Q=1;Qb=0;end
end
endmodule
```



Câu 1: Đây là sơ đồ mạch điện nào?

A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop JK

D. Flip Flop SR

Câu 2: Chương trình sau mô tả mạch điện nào?

A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop JK

D. Flip Flop SR


Câu 3: Đây là sơ đồ mạch điện nào ?

A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop T

D. Flip Flop SR



Câu 4: Chương trình sau mô tả mạch điện nào?

A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop JK

D. Flip Flop SR

Câu 5: Chương trình sau mô tả mạch điện nào?

A. Mạch chốt D

B. Mạch chốt SR

C. Flip Flop JK

D. Flip Flop

D Câu 6: Chương trình sau mô tả mạch điện nào?

A. Mạch chốt T

B. Mạch chốt D

C. Flip Flop D

D. Flip Flop T

```
module D_L(clk, D, q);
  input D, clk;
  output reg q;
```

```
always @(clk, D)
```

```
  if(clk)
```

```
    q = D;
```

```
endmodule
```

```
module DFF(clk, D, q);
  input D, clk;
  output reg q;
```

```
always @(posedge clk)
```

```
  begin
```

```
    q = D;
```

```
  end
```

```
endmodule
```

```
module T_FF(T, Q, QB, CLK);
  input T, CLK;
  output reg Q, QB;
```

```
always @(posedge CLK)
```

```
  if(T==1)
```

```
    begin
```

```
      Q = ~Q;
```

```
      QB = ~QB;
```

```
    end
```

```
endmodule
```

Câu 7: Chương trình sau mô tả?

- A. Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp
- B. Thanh ghi dịch 4 bit vào nối tiếp ra song song
- C. Thanh ghi dịch 4 bit và song song ra nối tiếp hoặc song song
- D. Mạch đếm không đồng bộ 4 bit

Câu 8: Chương trình sau mô tả?

- A. Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp
- B. Thanh ghi dịch 4 bit vào nối tiếp ra song song**
- C. Thanh ghi dịch 4 bit và song song ra nối tiếp hoặc song song
- D. Mạch đếm không đồng bộ 4 bit

```
module DFF(clk, D, q);
```

```
input D, clk;
```

```
output reg q;
```

```
always @(posedge clk)
```

```
begin
```

```
    q = D;
```

```
end
```

```
endmodule
```

```
module SRSS(in, clk, out);
```

```
input  in, clk;
```

```
output reg out;
```

```
wire q1, q2, q3;
```

```
    DFF dff1(.clk(clk), .d(in), .q(q1));
```

```
    DFF dff2(.clk(clk), .d(q1), .q(q2));
```

```
    DFF dff3(.clk(clk), .d(q2), .q(q3));
```

```
    DFF dff4(.clk(clk), .d(q3), .q(out));
```

```
endmodule
```

```
module DFF(C,D,q);
```

```
input      C, D;
```

```
output      reg q;
```

```
always @(posedge C)
```

```
begin
```

```
    q=D;
```

```
end
```

```
endmodule
```

```
module SRSP(C,in,q);
```

```
input C,in;
```

```
output [3:0] q;
```

```
    DFF D1(.C(C), .D(in), .q(q[0]));
```

```
    DFF D2(.C(C), .D(q[0]), .q(q[1]));
```

```
    DFF D3(.C(C), .D(q[1]), .q(q[2]));
```

```
    DFF D4(.C(C), .D(q[2]), .q(q[3]));
```

```
endmodule
```

Câu 9: Chương trình sau mô tả?

```
module UP_COUNTER4B_RST_SP_UD(clk, rst, sp, count, ud);
```

```
input sp, clk, rst, ud;
```

```
output reg [3:0] count;
```

```
always @(posedge clk)
```

```
begin
```

```
    if(rst==1)
```

```
        count=4'b0000;
```

```
    else
```

```
        if(sp==1)
```

```
            if(ud==1)    count = count + 1;
```

```
            else        count= count - 1;
```

```
        else
```

```
            count = count;
```

```
    end
```

```
endmodule
```

- A. Mạch đếm lên 4 bit
- B. Mạch đếm xuống 4 bit
- C. Mạch đếm lên xuống 4 bit tự động
- D. Mạch đếm lên xuống 4 bit có điều khiển**

Câu 10: Chương trình sau mô tả?


```
module TFF(T, Q, QB, CLK);
  input T, CLK;
  output reg Q, QB;
  always @(posedge CLK)
    if(T==1)
      begin
        Q = ~Q;
        QB = ~QB;
      end
endmodule
```

```
module COUNTER_TTF(clk, q);
  input clk;
  output [2:0] q;
  wire qb1, qb2;
  TFF tff1(.T(1'b1), .Q(q[0]), .QB(qb1), .CLK(clk));
  TFF tff2(.T(1'b1), .Q(q[1]), .QB(qb2), .CLK(qb1));
  TFF tff3(.T(1'b1), .Q(q[2]), .CLK(qb2));
endmodule
```

- A. Mạch đếm lên không đồng bộ 3 bit**
- B. Mạch đếm xuống không đồng bộ 3 bit
- C. Mạch đếm lên đồng bộ 3 bit
- D. Mạch đếm xuống đồng bộ 3 bit

Câu 11: Đây là sơ đồ mạch điện của?

- A. Flip Flop T**
- B. Mạch chốt T
- C. Flip Flop D
- D. Mạch chốt D



Câu 12: Chương trình sau cho phép điều khiển LED sáng như thế nào?

```
always @(posedge clk)
```

```
    if(rst == 1)                led = 8'b1000_0000;
    else if(led == 8'b0000_0000) led = 8'b1000_0000;
    else                        led = led >> 1;
```

A. Sáng dịch từ trái sang phải

B. Sáng dần từ trái sang phải

C. Sáng dồn từ trái sang phải

D. Sáng tắt liên tục

Câu 13: Chương trình sau cho phép điều khiển LED sáng như thế nào?

```
always @(posedge clk)
```

```
    begin
        if(rst == 1)                led = 8'b1000_0001;
        else begin
            if(led == 8'b0000_0000) led = 8'b1000_0001;
            else begin
                led[3:0] = led[3:0] << 1;
                led[7:4] = led[7:4] >> 1;
            end
        end
    end
end
```

A. Sáng dịch từ ngoài vào trong

B. Sáng dần ra hai phía

C. Sáng dồn từ ngoài vào trong

D. Sáng dịch ra hai phía

Câu 14: Chương trình sau cho phép điều khiển LED sáng như thế nào?

```
always @(posedge clk)
```

```
    if(rst == 1)                led = 8'b1000_0000;
    else if(led == 8'b1111_1111) led = 8'b0000_0000;
    else                        led = led >> 1 + 8'b1000_0000;
```

A. Sáng dịch từ trái sang phải

B. Sáng dần từ trái sang phải

C. Sáng dồn từ trái sang phải

D. Sáng tắt liên tục

Câu 15: Chương trình sau cho phép điều khiển LED sáng như thế nào?

```
if(led == 8'b1111_1111)    led = 8'b0000_0000;  
    else  
        begin  
            led[3:0] = led[3:0] << 1 + 4'b0001;  
            led[7:4] = led[7:4] >> 1 + 4'b1000;  
        end
```

- A. Sáng dần từ ngoài vào trong
- B. Sáng dần ra hai phía
- C. Sáng dần từ ngoài vào trong
- D. Sáng dần ra hai phía

I. KIẾN THỨC CƠ BẢN

Câu 1: Đây là đặc điểm của mạch tuần tự ?

- A. Các kết quả đầu ra là được xác định đầy đủ bởi các giá trị hiện tại của đầu vào
- B. Đầu ra phụ thuộc vào trạng thái của flip-flop hơn là giá trị của đầu vào của nó tại bất kỳ thời gian nhất định
- C. Đầu ra phụ thuộc vào trạng thái trước đó của mạch
- D. Đầu ra phụ thuộc vào trạng thái quá khứ của mạch, cũng như giá trị hiện tại của đầu vào**

Câu 2: Tín hiệu nào được sử dụng để điều khiển hoạt động của mạch tuần tự đồng bộ?

- A. Xung đồng hồ**
- B. Tín hiệu sin
- C. Xung tam giác
- D. Xung dirak

Câu 3: Đặc điểm mạch tuần tự đồng bộ là?

- A. Chứa bộ nhớ hình thành các trạng thái bên trong mạch
- B. Đầu ra là một hàm của đầu vào và trạng thái bên trong mạch
- C. Tín hiệu xung đồng hồ điều khiển hoạt động toàn mạch, dữ liệu được lấy mẫu tại cạnh lên hay xuống của xung đồng hồ
- D. Cả A, B và C**

Câu 4: Đây là phép gán chặn Blocking?

- A. $=$
- B. $=$**
- C. $\Rightarrow$
- D. $\Rightarrow$

Câu 5: Đây là phép gán không chặn Non – Blocking?

- A. $=$
- B. $=$**
- C. $\Rightarrow$
- D. $\Leftarrow$**

Câu 6: Các công việc với dấu gán chặn Blocking được thực hiện như thế nào?

- A. Thực hiện theo thứ tự từ trên xuống**
- B. Thực hiện đồng thời song song với nhau
- C. Thực hiện từ dưới lên
- D. Thực hiện có điều kiện

Câu 7: Các công việc với dấu gán không chặn Non - Blocking được thực hiện như thế nào?

- A. Thực hiện theo thứ tự từ trên xuống
- B. Thực hiện đồng thời song song với nhau**
- C. Thực hiện từ dưới lên
- D. Thực hiện có điều kiện

Câu 8: Kết quả của a và b khi thực hiện $a=b=0$; $a=1$; $b=a$;

A. $a=b=1$ B. $a=b=0$ C. $a=1, b=0$ D. $a=0, b=1$

Câu 9: Kết quả của a và b khi thực hiện $a = b = 0; a \leq 1; b \leq a$

A. $a=b=1$ B. $a=b=0$ C. **$a=1, b=0$** D. $a=0, b=1$

Câu 10: Phép gán nào đảm bảo được tính logic cho các mạch tổ hợp?

A. **Blocking** B. Non – Blocking C. Assign D. Reg

Câu 11: Cấu trúc mạch tuần tự đồng bộ bao gồm bao nhiêu khối?

A. 2 B. **3** C. 4 D. 5

Câu 12: Các khối trong cấu trúc mạch tuần tự đồng bộ là?

A. **Thanh ghi trạng thái, trạng thái logic kế tiếp, logic ngõ ra**

B. Logic ngõ vào, xử lý, logic ngõ ra

C. Trạng thái quá khứ, trạng thái hiện tại, trạng thái tương lai

D. Logic quá khứ, xử lý, ngõ ra

Câu 13: Cấu trúc của thanh ghi trạng thái là?

A. **Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ**

B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.

C. Một mạch tổ hợp tạo các tín hiệu ngõ ra

D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.

Câu 14: Mạch logic tạo trạng thái kế tiếp là?

A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ

B. **Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.**

C. Một mạch tổ hợp tạo các tín hiệu ngõ ra

D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.

Câu 15: Mạch logic ngõ ra là?

A. Tập hợp các FF D được điều khiển bởi một tín hiệu xung đồng hồ

B. Một mạch tổ hợp dựa trên trạng thái của ngõ vào bên ngoài và trạng thái bên trong (ngõ ra thanh ghi) để xác định trạng thái tiếp theo cho thanh ghi.

C. **Một mạch tổ hợp tạo các tín hiệu ngõ ra**

D. Một tập hợp các FF JK chốt dữ liệu ở ngõ vào bên ngoài và cho kết quả cuối cùng ở ngõ ra.

Câu 16: FSM viết tắt cho?

A. **Finite State Machine**

B. Final Show MGI

C. Foundation Similiar Machine

D. Fixed Syntax Masssge

Câu 17: Có mấy loại máy trạng thái?

A. 2

B. 3

C. 4

D. 5

Câu 18: Các máy trạng thái bao gồm?

A. Moore

B. Mealy

C. Cả A và B

D. Moocgan

Câu 19: Máy trạng thái Mealy là?

A. Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính.

B. Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.

C. Cả A và B đều đúng

D. Cả A và B đều sai

Câu 20: Máy trạng thái Moore là?

A. Đầu ra là một hàm của trạng thái hiện tại của các FF và trạng thái của các đầu vào chính

B. Đầu ra luôn phụ thuộc vào trạng thái hiện tại, không nhất thiết phụ thuộc vào đầu vào chính.

C. Cả A và B đều đúng

D. Cả A và B đều sai

II. NHẬN DẠNG MODULE VÀ XÁC ĐỊNH LOGIC MẠCH

Câu 1: Trong mạch chia tần số, giả sử đầu vào có tần số là A, đầu ra có tần số là B. Với A lớn gấp bội lần B. Hệ số chia tần K so sánh trong mạch đếm được xác định bởi?

A. $K = \frac{A}{2B}$

B. $K = \frac{A}{\overline{B}}$

C. $K = \frac{A}{\overline{B}}$

D. $\frac{B}{2A}$

Câu 2: Với tần số xung vào là 50MHz, xác định tần số ngõ ra bộ chia xung được mô tả sau đây?

A. 10 MHz

B. 1 Hz

C. 1 KHz

D. 10 Hz

```
module CLK_XHZ(clk50m, clkout);
input   clk50m;
output reg clkout;
reg [24:0] count;
initial
begin
    count <= 1;
    clkout <= 0;
end
always @(posedge clk50m)
    if(count == 25_000_000)
        begin
            clkout <= ~ clkout;
            count <= 1;
        end
    else count <= count + 1;
```

endmodule

Câu 3: Tính toán hệ số chia tần được so sánh trong mạch đếm nếu muốn chia xung từ 50 MHz còn 2 Hz?

- A. 50.000.000 B. 25.000.000 **C. 12.500.000** D. 12.000.000

Cho đoạn chương trình sau trả lời các câu hỏi từ câu 4 đến câu 10.

```
module CK_DIV(clk50m, clkout, speed);
input clk50m, speed;
output reg clkout;
reg [24:0] count;
initial
begin
count <= 1;
clkout <= 0;
end
always @(posedge clk50m)
if(speed == 0)
if(count == 25000000)
begin
clkout <= ~ clkout;
count <= 1;
end
else count <= count + 1;
else
if(count == 12500000)
begin
clkout <= ~ clkout;
count <= 1;
end
else count <= count + 1;
endmodule
```

```
module DEM_8BIT(clk, reset, ud, ss, OUT);
input clk, reset, ss, ud;
output [7:0] OUT;
always @(posedge clk)
begin
if(reset == 1) OUT <= 0;
else
if(ss == 1)
if(ud == 1) OUT <= OUT + 1;
else OUT <= OUT - 1;
else OUT <= OUT;
end
endmodule
```

```

module DEM_8BIT_2SPEED(clk_50M, RESET, ud, ss, SPEED, LED_8out);
input  clk_50M, RESET, ud, ss, SPEED;
output reg [7:0] LED_8out;
wire clk_1_2Hz;

CK_DIV MD_1(.clk50m(clk_50M), .speed(SPEED), .clkout(clk_1_2Hz));
DEM_8BIT_1 MD_2(.clk(clk_1_2Hz), .reset (RESET), .ud(ud), .ss(ss), .out(LED_8out));
endmodule

```

Câu 4: Sơ đồ khối của hệ thống trên bao gồm mấy module ?

- A. 2 B. 3 C. 1 D. 4

Câu 5: Khi speed=1, xác định xung nhịp đếm cho các trạng thái của bộ đếm?

- A. 1 Hz B. 50 MHz C. **2 Hz** D. Chưa đủ dữ kiện

Câu 6: Chương trình nào tồn tại lỗi cú pháp/ngữ nghĩa trong các chương trình trên?

- A. Chương trình 1 và chương trình 2
 B. Chương trình 1 và chương trình 3
 C. Chương trình 2 và chương trình 3
 D. Cả ba chương trình đều tồn tại lỗi

Câu 7: Lỗi tồn tại ở chương trình là gì?

- A. **Kiểu biến** B. Cú pháp C. Định danh D. Ngữ nghĩa

Câu 8: Khi rst =0, xác định xung nhịp đếm cho các trạng thái của bộ đếm?

- A. 1 Hz B. 50 MHz C. 2 Hz D. **Chưa thể xác**

định Câu 9: Số ngõ vào hoàn chỉnh của module tổng thể sau khi tổng hợp là?

- A. 4 B. **5** C. 6 D. 7

Câu 10: Số ngõ ra hoàn chỉnh của module tổng thể sau khi tổng hợp là?

- A. **1** B. 2 C. 3 D. 4

I. KIẾN THỨC CƠ BẢN

CHƯƠNG 8: MẠCH TÍCH HỢP CỠ RẤT LỚN (VLSI)

I. KIẾN THỨC CƠ BẢN

Câu 1: Các Transistor được chế tạo từ loại vật liệu nào?

- A. Silic B. Wonfram C. Neon D. Plastic

Câu 2: Silicon thuộc loại vật liệu nhóm mấy?

- A. I B. II C. III **D. IV**

Câu 3: Khi thêm các nguyên tố phụ nhóm V vào Silicon ta được bán dẫn loại?

- A. N B. P C. Pnp D. Npn

Câu 4: Khi thêm các nguyên tố phụ nhóm III vào Silicon ta được bán dẫn loại?

- A. N **B. P** C. Pnp D. Npn

Câu 5: Hạt tải điện trong bán dẫn loại N chủ yếu là?

- A. Electron B. Lỗ trống C. Ion âm D. Ion dương

Câu 6: Hạt tải điện trong bán dẫn loại P chủ yếu là?


- A. Electron **B. Lỗ trống** C. Ion âm D. Ion dương

Câu 7: Tiếp giáp giữa bán dẫn loại P và N tạo thành?

- A. Transistor **B. Diode** C. Flipflop D. Cổng logic

Câu 8: Đây là cấu tạo và kí hiệu của Transistor nào?

- A. BJT B. FET
C. N MOS D. P MOS




Câu 9: Mức logic cấp vào cực gate của n MOS để transistor dẫn là?

- A.1** B. 0 C. X D. Z

Câu 10: Đây là cấu tạo và kí hiệu của Transistor nào?

- A. BJT B. FET
C. N MOS **D. P MOS**



Câu 9: Mức logic cấp vào cực gate của p MOS để transistor dẫn là?

- A.1 **B. 0** C. X D. Z

Câu 10: Nguồn cung cấp VSS cho CMOS là ?

- A. 0V** B. 5V C. 3,3V D. 0V – 5V

II. KIẾN THỨC VẬN DỤNG

Câu 1: Hình bên mô tả hoạt động của transistor nào?

- A. BJT B. FET
C. N MOS D. P MOS

Câu 2: Hình bên mô tả hoạt động của transistor nào?

- A. BJT B. FET
C. N MOS D. P MOS

Câu 3: Mạch điện trên thực hiện chức năng của cổng logic nào?

- A. NOT B. AND 2
C. OR 2 D. NAND 2

Câu 4: Mặt cắt tiết diện trên mô tả mạch cổng?

- A. NOT B. AND 2
C. OR 2 D. NAND 2

Câu 5: Mạch điện trên thực hiện chức năng của cổng logic nào?

- A. NOT B. AND 2
C. OR 2 D. NAND 2



Câu 6: Mạch điện trên thực hiện chức năng của cổng logic nào?

- A. NOT B. AND 2
C. NOR 2 D. NAND 2





Câu 7: Mạch điện trên thực hiện chức năng của cổng logic nào?

- A. NAND 3 B. AND 3
C. NOR 3 D. OR 3

$g = 0$




$g = 1$




Câu 8: Mức logic để transistor sau dẫn là?

- A. $g=0, gb=1$ B. $g=0, gb=0$
C. $g=1, gb=1$ **D. $g=1, gb=0$**



Câu 9: Xác định trạng thái logic của bộ đếm sau khi $EN=0$.

- A. 0 B. 1 C. X D. Z





Câu 10: Mạch điện sau mô tả mạch logic nào?

- A. MUX 2 $\times$ 1 **B. MUX 4 $\times$ 1**
C. BUFFER D. D LATCH

Câu 11: Mạch điện hình bên mô tả mạch logic nào?

- A. MUX 2 $\times$ 1** B. MUX 4 $\times$ 1
C. BUFFER D. D LATCH





Câu 12: Mạch điện dưới đây mô tả mạch logic nào?

- A. MUX 2 $\times$ 1 B. D Flip Flop C. BUFFER **D. D LATCH**


Câu 13: Mạch điện dưới đây mô tả mạch logic nào?

- A. MUX 2 $\times$ 1 B. D Flip Flop C. BUFFER **D. D LATCH**



Câu 14: Mạch điện dưới đây mô tả mạch logic nào?

- A. Bộ đếm ba trạng thái không đảo
B. Bộ đếm ba trạng thái đảo
C. Cổng NOT
D. Cổng BUFFER



Câu 15: Trong kỹ thuật số, các cổng logic cơ bản nhất là?

A. AND, OR, NOT

B. AND, OR, NAND, NOR, NOT

C. AND, OR, NAND, NOR, EXOR, EXNOR, NOT

D. NAND, NOR

Câu 16: Transistor dùng để lập trình nối dây thì?

A. Cực D và S nối với 2 đầu dây dẫn cần nối.

B. Cực S và G nối với 2 đầu dây dẫn cần nối.

C. Cực D và G nối với 2 đầu dây dẫn cần nối.

D. Cực S, G và D nối với 2 đầu dây dẫn cần nối.

Câu 17: Để thực hiện mạch MUX 2 sang 1 với công nghệ VLSI ta chỉ cần sử dụng mấy transistor?

A. 1

B. 3

C. 4


D. 6

I. MẠCH MÃ HÓA

1. Mạch mã hóa ngõ vào tích cực mức cao

Ở đây, ta xét trường hợp mạch giải mã 4 sang 2, các trường hợp khác tương tự (3 sang 8, 4 sang 16).

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

I_3	I_2	I_1	I_0	O_0	O_1
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

+ Mạch điện của ta gồm 4 ngõ vào từ I_0 đến I_3 , thay vì khai báo 4 biến ngõ ra thì do tính chất tương đồng giữa các ngõ nên ta có thể gom các ngõ vào/ra tương đồng lại thành một mảng chứa n phần tử, với n là số chân cùng cấp. Tương tự với ngõ ra O ta vẫn sử dụng mảng, tuy nhiên khi kết hợp với mô hình hành vi **always** thì ngõ ra phải được gán cho một thanh ghi giữ giá trị. Chương trình có thể như sau:

```

module Mymodule(I, O);
    input [3:0] I;
    output reg [1:0] O;

    always @(I)
        begin
            if(I==4'b0001)    O=2'b00;
            else if(I==4'b0010)    O=2'b01;
            else if(I==4'b0100)    O=2'b10;
            else if(I==4'b1000)    O=2'b11;
        end
    endmodule
    
```

2. Mạch mã hóa ngõ vào tích cực mức thấp

☞ Ta chỉ việc thay đổi lại bảng trạng thái, còn kí hiệu không nhất thiết phải có “nốt tròn” vì ở đây ta chỉ xét sơ đồ khối các chân đi ra khỏi mạch, còn việc xử lý mức logic nằm trong chương trình:

BẢNG TRẠNG THÁI

I_3	I_2	I_1	I_0	O_0	O_1
1	1	1	0	0	0
1	1	0	1	0	1
1	0	1	1	1	0
0	1	1	1	1	1


```
module ENCODER_4_TO_2_L(I, O);  
  input [3:0] I;  
  output reg [1:0] O;  
  
  always @(I)  
    begin  
      if(I==4'b1110)    O=2'b00;  
      else if(I==4'b1101)    O=2'b01;  
      else if(I==4'b1011)    O=2'b10;  
      else if(I==4'b10111)    O=2'b11;  
    end  
endmodule
```

II. MẠCH GIẢI MÃ

a) Mạch giải mã 2 sang 4 ngõ ra tích cực mức cao/thấp

VD: Thiết kế mạch giải mã 2 sang 4, ngõ ra tích cực mức cao.

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

I_1	I_0	O_3	O_2	O_1	O_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

```
module Mymodule(  
    input [1:0] I,  
    output reg [3:0] O  
);  
  
always @(I)  
    begin  
        if(I==2'b00)      O=4'b0001;  
        else if(I==2'b01) O=4'b0010;  
        else if(I==2'b10) O=4'b0100;  
        else               O=4'b1000;  
    end  
endmodule
```

b) Mạch giải mã thêm ngõ vào cho phép

☞ Ta quy ước, nếu $EN = 1$ thì mạch được hoạt động, $EN = 0$ thì mạch không được hoạt động nếu đề bài không nói rõ EN tích cực mức nào. Nếu có thì thay đổi lại mức logic của EN cho phù hợp.

Ví dụ: Thiết kế mạch giải mã 2 sang 4, có chân cho phép EN và sơ đồ như hình vẽ:




```
module DECODER_2_TO_4_EN(  
    input [1:0] I,  
    input EN,  
    output reg [3:0] O  
);  
  
always @(I, EN)  
    begin  
        if(EN==0)    O=4'b0000;  
    else  
        begin  
            if(I==2'b00)    O=4'b0001;  
            else if(I==2'b01)    O=4'b0010;  
            else if(I==2'b10)    O=4'b0100;  
            else                O=4'b1000;  
        end  
    end  
end  
endmodule
```

c) Mạch giải mã có thêm chân cho phép lựa chọn mức tích cực ngõ ra.

Ví dụ: Thiết kế mạch giải mã 2 sang 4, có chân cho phép EN, có chân lựa chọn mức tích cực ngõ ra HL như hình vẽ: (*HL=1* ngõ ra tích cực mức cao, *HL = 0* ngõ ra tích cực mức thấp)

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

EN	I	O	
		HL = 1	HL = 0
0	X	0000	1111
1	00	0001	1110
1	01	0010	1101
1	10	0100	1011
1	11	1000	0111

```

module Mymodule(I, O, EN, HL);
input [1:0] I;
input      EN, HL;
output [3:0] O;
reg [3:0] temp;
always @(I, EN, HL)
    begin
        if(EN==0)                temp=4'b0000;
        else
            begin
                if(I==2'b00)      temp=4'b0001;
                else if(I==2'b01) temp=4'b0010;
                else if(I==2'b10) temp=4'b0100;
                else               temp=4'b1000;
            end
        end
    assign O = (HL==1'b1) ? temp : ~temp;
endmodule


```

d) Mạch giải mã LED 7 đoạn anode chung

BẢNG TRẠNG THÁI

I [3 : 0]
O [6 : 0]

SƠ ĐỒ KHỐI



0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	0	1	1	0	0	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	1	0	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	1	1	1	0	1	1	1
1	0	1	1	1	0	0	1	1	1	1
1	1	0	0	0	1	0	0	1	1	0
1	1	0	1	1	0	1	1	1	0	1
1	1	1	0	1	1	0	0	1	1	1
1	1	1	1	1	1	0	0	0	1	1


```

module SEVEN_SEG(I, O);
  input  [3:0] I;
  output reg [6:0] O;
  always @(I)
    begin
      case(I)
        0:      O = 7'b1111110;
        1:      O = 7'b0110000;
        2:      O = 7'b1101101;
        3:      O = 7'b1111001;
        4:      O = 7'b0110011;
        5:      O = 7'b1011011;
        6:      O = 7'b1011111;
        7:      O = 7'b1110000;
        8:      O = 7'b1111111;
        9:      O = 7'b1111011;
        10:     O = 7'b1110111;
        11:     O = 7'b0011111;
        12:     O = 7'b1001110;
        13:     O = 7'b0111101;
        14:     O = 7'b1001111;
        15:     O = 7'b1000111;
      endcase
    end
endmodule
  
```


III. MẠCH ĐA HỢP

a) Mạch đa hợp 4 sang 1 (tương tự cho 8 sang 1,...)

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

Sel [1:0]	O
00	I[0]
01	I[1]
10	I[2]
11	I[3]


```

module MYMODULE1(I, sel, O);
input  [3:0] I;
input  [1:0] sel;
output reg O;
always @(I, sel)
begin
    if(sel==2'b00)    O=I[0];
    else if(sel==2'b01) O=I[1];
    else if(sel==2'b10) O=I[2];
    else              O=I[3];
end
endmodule

```

b) Mạch đa hợp 4 sang 1 có ngõ vào cho phép EN tích cực mức cao

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

EN	Sel [1:0]	O
0	XX	0
1	00	I[0]
1	01	I[1]
1	10	I[2]
1	11	I[3]


```

module MUX_4_TO_1_EN(I, sel, O, EN);
input  [3:0] I;
input  [1:0] sel;
input  EN;
output reg  O;
always  @(I, sel, EN)
begin
    if(EN==0                O=0;
    else
        begin
            if(sel==2'b00)   O=I[0];
            else if(sel==2'b01) O=I[1];
            else if(sel==2'b10) O=I[2];
            else              O=I[3];
        end
    end
endmodule

```

c) Mạch đa hợp 4 sang 1 có ngõ vào cho phép EN tích cực mức cao và có ngõ chọn mức tích cực ngõ ra HL

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

EN	Sel [1:0]	O	
		HL = 1	HL = 0
0	X	0	1
1	00	$I[0]$	$\sim I[0]$
1	01	$I[1]$	$\sim I[1]$
1	10	$I[2]$	$\sim I[2]$
1	11	$I[3]$	$\sim I[3]$

```


module MUX_4_TO_1_EN_HL(I, sel, O, EN, HL);
input [3:0] I;
input [1:0] sel;
input EN, HL;
output O;
reg temp;
always @(I, sel, HL, EN)
begin
    if(EN==0)        temp=0;
    else
        begin
            if(sel==2'b00)    temp=I[0];
            else if(sel==2'b01)    temp=I[1];
            else if(sel==2'b10)    temp=I[2];
            else                temp=I[3];
        end
    end
assign O = (HL==1'b1) ? temp : ~temp;
endmodule

```

IV: MẠCH GIẢI ĐA HỢP

a) Mạch giải đa hợp 1 sang 4 (tương tự cho 1 sang 8,...)

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

Sel [1:0]	O [3:0]
00	000I
01	00I0
10	0I00
11	I000


```

module DEMUX_1_TO_4_BT(I, O, sel);
input I;
input [1:0] sel;
output reg [3:0] O;
always @(I, sel)
begin
    if(sel==2'b00)        O={3'b000, I};
    else if(sel==2'b01)   O={2'b00, I, 1'b0};
    else if(sel==2'b10)   O={1'b0, I, 2'b00};
    else                  O={I, 3'b000};
end
endmodule

```

b) Mạch giải đa hợp 1 sang 8 có chân cho phép mức cao (tương tự cho 1 sang 8,...)

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

<i>EN</i>	<i>Sel [2 : 0]</i>	<i>O [7 : 0]</i>
0	XXX	00000000
1	000	0000 000 <i>I</i>
1	001	0000 00 <i>I</i> 0
1	010	0000 0 <i>I</i> 00
1	011	0000 <i>I</i> 000
1	100	000 <i>I</i> 0000
1	101	00 <i>I</i> 0 0000
1	110	0 <i>I</i> 00 0000
1	111	<i>I</i> 000 0000

```

module DEMUX_1_TO_8(I, O, sel, EN);
input I, EN;
input [2:0] sel;
output reg [7:0] O;

always @(I, EN, sel)
begin
    if(EN==0)                O=8'b00000000;

    else
        begin
            if(sel == 3'b000)    O = {7'b00000000, I};
            else if(sel == 3'b001) O = {6'b0000000, I, 1'b0};
            else if(sel == 3'b010) O = {5'b000000, I, 2'b00};
            else if(sel == 3'b011) O = {4'b0000, I, 3'b000};
            else if(sel == 3'b100) O = {3'b000, I, 4'b0000};
            else if(sel == 3'b101) O = {2'b00, I, 5'b000000};
            else if(sel == 3'b110) O = {1'b0, I, 6'b0000000};
            else                    O = {I, 7'b00000000};
        end
    end
end
endmodule

```

V: MẠCH CỘNG NHỊ PHÂN

a) Mạch cộng bán phần


SƠ ĐỒ KHỐI



BẢNG CHÂN TRỊ

A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

MẠCH ĐIỆN





```

module MYMODULE(A, B, C, S);
input  A, B;
output reg C, S;
always @(A, B)
begin
    C = A & B;
    S = A ^ B;
end
endmodule

```

b) Mạch cộng toàn phần




```

module FULL_ADDER(A, B, CI, S, CO);
input  A, B, CI;
output CO, S;
assign S = A ^ B ^ CI;
assign CO = A&B + B&CO + A&CO;
endmodule

```

c) Mạch cộng nhị phân nhiều bit



```

module F_ADDE(a, b, s, ci, co);                                (1)
input  a, b, ci;                                              (2)
output co, s ;                                                (3)
assign s = a ^ b ^ ci;                                        (4)
assign co = a&b + (b&co) + a&co;                               (5)
endmodule                                                      (6)

module ADDER_4B(A, B, S);                                     (7)
input wire [3:0] A;                                           (8)
input [3:0] B;                                                (9)
output reg [4:0] S;                                           (10)
wire c1, c2, c3;                                              (11)
F_ADDER fad0(.a(A[0]), .b(B[0]), .s(S[0]), .ci(0), .co(c1));  (12)
F_ADDER fad1(.a(A[1]), .b(B[1]), .s(S[1]), .ci(c1), .co(c2)); (13)
F_ADDER fad2(.a(A[2]), .ci(c2), .b(B[2]), .s(S[2]), .co(c3)); (14)
F_ADDER fad3(.a(A[3]), .b(B[3]), .s(S[3]), .ci(c3), .co(S[4])); (15)
endmodule                                                      (16)

```

I. THIẾT KẾ CÁC LOẠI FLIPFLOP VÀ LATCH

1. Flipflop D và latch D

FLIP FLOP D

```
module DFF(clk, D, q);
    input D, clk;
    output reg q;

    always @(posedge clk)
        begin
            q = D;
        end
endmodule
```

LATCH D

```
module D_L(clk, D, q);
    input D, clk;
    output reg q;

    always @(clk, D)
        if(clk)
            q = D;
endmodule
```


2. Flipflop T

```
module T_FF(T, Q, QB, CLK);
    input T, CLK;
    output reg Q, QB;

    always @(posedge CLK)
        if(T==1)
            begin
                Q = ~Q;
                QB = ~QB;
            end
endmodule
```



II. THIẾT KẾ THANH GHI

1. Thanh ghi dịch 4 bit vào nối tiếp ra nối tiếp



```
module DFF(clk, D, q);  
    input D, clk;  
    output reg q;  
    always @(posedge clk)  
    begin  
        q = D;  
    end  
endmodule  
  
module SRSS(in, clk, out);  
    input in, clk;  
    output reg out;  
    wire q1, q2, q3;  
    DFF dff1(.clk(clk), .d(in), .q(q1));  
    DFF dff2(.clk(clk), .d(q1), .q(q2));  
    DFF dff3(.clk(clk), .d(q2), .q(q3));  
    DFF dff4(.clk(clk), .d(q3), .q(out));  
endmodule
```

2. Thanh ghi dịch 4 bit vào nối tiếp ra song song



```
module DFF(C,D,q);
```

```
input C, D;
```

```
output reg q; always
```

```
@(posedge C) begin
```

```
q=D;
```

```
end endmodule
```

```
module SRSP(C,in,q);
```

```
input C,in;
```

```
output [3:0] q;
```

```
DFF D1(.C(C), .D(in), .q(q[0]));
```

```
DFF D2(.C(C), .D(q[0]), .q(q[1]));
```

```
DFF D3(.C(C), .D(q[1]), .q(q[2]));
```

```
DFF D4(.C(C), .D(q[2]), .q(q[3]));
```

```
endmodule
```

III. THIẾT KẾ BỘ ĐẾM

1. Mạch đếm không đồng bộ

Ví dụ: Thiết kế mạch đếm lên 4 bit có chân Reset theo sơ đồ sau:

SƠ ĐỒ KHỐI




```
module
UP_COUNTER_4B_RST( input clk,
input rst,
output reg [3:0] count
);

always @(posedge clk) begin
if(rst==1) else
count=4'b0000;
end
count=count+1;
endmodule
```

Ví dụ 2: Thiết kế mạch đếm lên 4 bit có chân Reset, chân SP cho phép tạm dừng và đếm tiếp, chân UD chọn chiều đếm lên xuống theo sơ đồ sau:


SƠ ĐỒ KHỐI



```
module UP_COUNTER4B_RST_SP_UD( Rclk, Nrst, Hsp, Ucount, ud);
input sp, clk, rst, ud;
```

Ví dụ 3: Thiết kế mạch đếm lên 4 bit có chân Reset, chân SP cho phép tạm dừng và đếm tiếp, chân max và min chọn phạm vi đếm, chân ud chọn chiều đếm lên xuống theo sơ đồ sau:

SƠ ĐỒ KHỐI




```
module COUNTER_ADJ(
```

```
input clk, sp, rst, ud,
```

```
input [3:0] max, min,
```

Dit document is beschikbaar op

2. Mạch đếm không đồng bộ



```

module TFF(T, Q, QB, CLK);
input T, CLK;
output reg Q, QB;
always @(posedge CLK)
    if(T==1)
        begin
            Q = ~Q;
            QB = ~QB;
        end
endmodule

```

```


module COUNTER_TTF(clk, q);
input clk;
output [2:0] q;
wire qb1, qb2;
    TFF tff1(.T(1'b1), .Q(q[0]), .QB(qb1), .CLK(clk));
    TFF tff2(.T(1'b1), .Q(q[1]), .QB(qb2), .CLK(qb1));
    TFF tff3(.T(1'b1), .Q(q[2]), .CLK(qb2));
endmodule

```

IV: MẠCH ĐIỀU KHIỂN LED

1. Mạch điều khiển 8 LED đơn sáng dịch từ trái sang phải.

SƠ ĐỒ KHỐI



BẢNG TRẠNG THÁI

STATE	LED[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
1	1	0	0	0	0	0	0	0
2	0	1	0	0	0	0	0	0
3	0	0	1	0	0	0	0	0
4	0	0	0	1	0	0	0	0
5	0	0	0	0	1	0	0	0
6	0	0	0	0	0	1	0	0
7	0	0	0	0	0	0	1	0
8	0	0	0	0	0	0	0	1
9	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0

```

module SHIFT_LED(clk, rst, led);
input clk, rst;
output reg [7:0] led;
always @(posedge clk)
    if(rst == 1)                led = 8'b1000_0000;
    else if(led == 8'b0000_0000) led = 8'b1000_0000;
    else                        led = led >> 1;
endmodule
  
```

2. Mạch điều khiển 8 LED đơn sáng dịch từ phải sang trái:

```

module SHIFT_LED(clk, rst, led);
input clk, rst;
output reg [7:0] led;
always @(posedge clk)
    if(rst == 1)                led = 8'b0000_0001;
    else if(led == 8'b0000_0000) led = 8'b0000_0001;
    else                        led = led << 1;
endmodule
  
```

3. Mạch điều khiển 8 LED đơn, lần lượt sáng dịch từ hai bên ngoài vào.

STATE	LED[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
1	1	0	0	0	0	0	0	1
2	0	1	0	0	0	0	1	0
3	0	0	1	0	0	1	0	0
4	0	0	0	1	1	1	0	0
5	0	0	0	0	0	0	0	0
6	1	0	0	0	0	0	0	1

```

module DICH TUBENNGOAIVAO(clk, rst, led);
input  clk, rst;
output reg [7:0] led;
always @(posedge clk)
begin
    if(rst == 1) led = 8'b1000_0001;
    else begin
        if(led == 8'b0000_0000) led = 8'b1000_0001;
        else begin
            led[3:0] = led[3:0] <<1;
            led[7:4] = led[7:4] >>1;
        end
    end
end
endmodule

```


4. Mạch điều khiển 8 LED đơn, lần lượt sáng dịch từ bên trong ra hai bên ngoài.

- + Thay đổi trạng thái ban đầu là $led = 8'b\ 0001_1000$;
- + Thay đổi chiều hai dấu dịch.

5. Mạch điều khiển 8 LED đơn, lần lượt sáng dần từ trái sang phải

SƠ ĐỒ KHỐI

BẢNG TRẠNG THÁI



STATE	LED[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
1	1	0	0	0	0	0	0	0
2	1	1	0	0	0	0	0	0
3	1	1	1	0	0	0	0	0
4	1	1	1	1	0	0	0	0
5	1	1	1	1	1	0	0	0
6	1	1	1	1	1	1	0	0
7	1	1	1	1	1	1	1	0
8	1	1	1	1	1	1	1	1
9	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0

```

module SANGDANTRAI SANGPHAI(clk, rst, led);
input clk, rst;
output reg [7:0] led;
always @(posedge clk)
    if(rst == 1)                led = 8'b1000_0000;
    else if(led == 8'b1111_1111) led = 8'b0000_0000;
    else                        led = led >> 1 + 8'b1000_0000;
endmodule

```

6. Mạch điều khiển 8 LED đơn, lần lượt sáng dần từ phải sang trái

```

module SANGDANPHAI SANGTRAI(clk, rst, led);
input clk, rst;
output reg [7:0] led;
always @(posedge clk)
    if(rst == 1)                led = 8'b0000_0001;
    else if(led == 8'b1111_1111) led = 8'b0000_0000;
    else                        led = led << 1 + 8'b0000_0001;
endmodule

```

7. Mạch điều khiển 8 LED đơn, lần lượt sáng dần hai bên ngoài vào trong

STATE	LED[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
1	1	0	0	0	0	0	0	1
2	1	1	0	0	0	0	1	1
3	1	1	1	0	0	1	1	1
4	1	1	1	1	1	1	1	1
5	0	0	0	0	0	0	0	0
6	1	0	0	0	0	0	0	1

```

module SANGDANTUNGOAI(clk, rst, led);
input clk, rst;
output reg [7:0] led;

always @(posedge clk)
begin
    if(rst==1)                led = 8'b1000_0001;
    else
        begin
            if(led == 8'b1111_1111)    led = 8'b0000_0000;
            else
                begin
                    led[3:0]=led[3:0]<<1+ 4'b0001;
                    led[7:4]=led[7:4]>>1+ 4'b1000;
                end
            end
        end
    end
end
endmodule

```


8. Mạch điều khiển 8 LED đơn, lần lượt sáng dần từ trong ra bên ngoài

- + Thay đổi trạng thái ban đầu: $led = 8'b0001_1000$;
- + Thay đổi dấu dịch.

9. Mạch điều khiển 8 LED đơn có hai chế độ, sáng dịch từ phải sang trái và trái sang phải, chuyển chế độ bằng nút mode.

SƠ ĐỒ KHỐI

BẢNG TRẠNG THÁI



led[7:0]

LED_CTRL

mode


```
module SANDICH_MODE(clk, mode, rst, led);
input clk, mode, rst;
output reg [7:0] led;

always @(posedge clk)
    if(rst == 1) led = 8'b0000_0000;
    else if(mode == 0)
        if(led == 8'b0000_0000) led = 8'b1000_0000;
        else led = led>>1;
    else
        if(led == 8'b0000_0000) led = 8'b0000_0001;
        else led = led<<1;
endmodule
```

10. Mạch điều khiển 8 LED đơn có hai chế độ sáng dịch có nút mode và nút tạm ngưng.

SƠ ĐỒ KHỐI

BẢNG TRẠNG THÁI




```
module SANDICH_MODE_SS(clk, mode, rst, led, ss);
input clk, mode, rst, ss;
output reg [7:0] led;

always @(posedge clk)
    if(rst == 1) led = 8'b0000_0000;
    else if(ss == 1)
        if(mode == 0)
            if(led == 8'b0000_0000) led = 8'b1000_0000;
            else led = led>>1;
        else
            if(led == 8'b0000_0000) led = 8'b0000_0001;
            else led = led<<1;
    else led = led;
endmodule
```

11. Mạch điều khiển 8 LED đơn có hai chế độ, sáng dần từ phải sang trái và trái sang phải, chuyển chế độ bằng nút mode, nút tạm ngưng SS.

SƠ ĐỒ KHỐI

BẢNG TRẠNG THÁI



```

module SANGDAN_MODE_SS(clk, mode, rst, led, ss);
input clk, mode, rst, ss;
output reg [7:0] led;

always @(posedge clk)
    if(rst == 1)                                led = 8'b0000_0000;
    else if(ss == 1)
        if(mode == 0)
            if(led == 8'b1111_1111)    led = 8'b0000_0000;
            else                        led = led>>1+8'b1000_0000;
        else
            if(led == 8'b1111_1111)    led = 8'b0000_0000;
            else                        led = led<<1+8'b0000_0001;
        else                            led = led;
endmodule

```

12. Mạch điều khiển 8 LED đơn có hai chế độ, sáng dần từ hai phía vào trong, có nút chọn chế độ và nút tạm dừng.

+ Tương tự các ví dụ trên.

13. Mạch điều khiển 8 LED đơn có hai chế độ, sáng dịch từ hai phía vào trong, có nút chọn chế độ và nút tạm dừng.

+ Tương tự các ví dụ trên.

☞ **Có thể mở rộng lên 16 LED, 32 LED,....**

I. MẠCH CHIA TẦN SỐ

1. Mạch chia 1 tần số



+ Với tần số ngõ vào là CLK_IN , ta cần chia tần số ra thành CLK_OUT như vậy ta cần xác định hệ số đếm của chương trình được cho bởi: $K = \frac{CLK_OUT}{2CLK_IN}$, khi đó chương trình phục vụ là:

```
module CLK_Yhz(clk_XM, clk_Yhz);
input    clk_XM;
output reg clk_Yhz;
reg [24:0] count;
initial
begin
    count <= 1;
    clk_Yhz <= 0;
end
always @(posedge clk_XM)
    if(count == K)
        begin
            clk_Yhz <= ~ clk_Yhz;
            count <= 1;
        end
    else count <= count + 1;
endmodule
```

a) Ví dụ: Mạch chia tần số từ 50MHz xuống còn 1Hz.

Sơ đồ khối:



```

module CLK_XHZ(clk50m, clkout);
input    clk50m;
output reg clkout;
reg [24:0] count;
initial
    begin
        count <= 1;
        clkout <= 0;
    end
always @(posedge clk50m)
    if(count == 25_000_000)
        begin
            clkout <= ~ clkout;
            count <= 1;
        end
    else count <= count + 1;
endmodule

```

2. Mạch chia nhiều tần số



a) Mạch chia tần số từ 50Mhz sang 1hz và 2hz, thay đổi bằng nút nhấn mode.



```

module CX_1_2_10_50Hz(mode, clk50m, clk);
input clk50m;
input [1:0] mode;
output reg clk;
reg [24:0] count;
initial
    begin
        count <= 1;
        clk <= 0;
    end
always @(posedge clk50m)
    if(mode == 0) //f = 1Hz
        if(count == 25000000)
            begin
                count <= 1;
                clk <= ~ clk;
            end
        else count <= count + 1;
    else //f = 2Hz
        if(count == 12500000)
            begin
                count <= 1;
                clk <= ~ clk;
            end
        else count <= count + 1;
endmodule

```


II. MẠCH ĐẾM – MẠCH ĐIỀU KHIỂN LED KẾT HỢP MẠCH CHIA XUNG.

☞ Tần số cung cấp cho mạch đếm khác với tần số xung hệ thống nên ta cần kết hợp hai module: **module chia xung** và **module đếm (điều khiển led)** để tạo thành một **module hoàn chỉnh**.

2.1 Thiết kế mạch đếm 8 bit hiển thị LED đơn tần số 1Hz với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng đếm và SS = 1 thì cho phép đếm.
- + Nút UD = 0 đếm lên và UD = 1 đếm xuống.

Tần số xung clock hệ thống cấp là 50Mhz.



// bo chia xung

```

module CK_DIV(clk50m, clkout);
input clk50m;
output reg clkout;
reg [24:0] count;
initial
begin
    count <= 1;
    clkout <= 0;
end
always @(posedge clk50m)
    if(count == 25000000)
        begin
            clkout <= ~ clkout;
            count <= 1;
        end
    else count <= count + 1;
endmodule

```

// bo dem 8 bit

```

module DEM_8BIT(clk, reset, ud, ss, OUT);
input clk, reset, ss, ud;
output reg [7:0] OUT;
always @(posedge clk)
begin
    if(reset == 1)
        OUT <= 0;
    else
        if(ss == 1)
            if(ud == 1)
                OUT <= OUT + 1;
            else
                OUT <= OUT - 1;
        else
            OUT <= OUT;
    end
endmodule

```


// **noi day**

```
module DEM_8BIT_1HZ(clk_50M, RESET, ud, ss, LED_8out);
```

```
input clk_50M, RESET, ud, ss;
```

```
output [7:0] LED_8out;
```

```
wire clk_1Hz;
```

```
CK_DIV MD_1.clk50m(clk_50M), .clkout(clk_1Hz));
```



```
DEM_8BIT MD_2 (.clk(clk_1Hz), .reset(RESET), .ud(ud), .ss(ss), .OUT(LED_8out));
```

```
endmodule
```

2.2 Thiết kế mạch đếm 8 bit hiển thị LED đơn tần số thay đổi với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng đếm và SS = 1 thì cho phép đếm.
- + Nút UD = 0 đếm lên và UD = 1 đếm xuống.
- + Nút SPEED = 0 tần số 1Hz, SPEED = 1 tần số 2Hz.

Tần số xung clock hệ thống cấp là 50Mhz.



```

module CK_DIV(clk50m, clkout, speed);
input  clk50m, speed;
output reg clkout;
reg [24:0] count;
initial
    begin
        count <= 1;
        clkout <= 0;
    end
always @(posedge clk50m)
    if(speed == 0)
        if(count == 25000000)
            begin
                clkout <= ~ clkout;
                count <= 1;
            end
        else count <= count + 1;
    else
        if(count == 12500000)
            begin
                clkout <= ~ clkout;
                count <= 1;
            end
        else count <= count + 1;
endmodule

```

```

module DEM_8BIT(clk, reset, ud, ss, OUT);
input clk, reset, ss, ud;
output [7:0] OUT;
always @(posedge clk)
    begin
        if(reset == 1) OUT <= 0;
        else
            if(ss == 1)
                if(ud == 1) OUT <= OUT + 1;
                else OUT <= OUT - 1;
            else OUT <= OUT;
        end
    end
endmodule

```

```


module DEM_8BIT_2SPEED(clk_50M, RESET, ud, ss, SPEED, LED_8out);
input  clk_50M, RESET, ud, ss, SPEED;
output reg [7:0] LED_8out;
wire clk_1_2Hz;
CK_DIV MD_1(.clk50m(clk_50M), .speed(SPEED), .clkout(clk_1_2Hz));
DEM_8BIT_1 MD_2(.clk(clk_1_2Hz), .reset(RESET), .ud(ud), .ss(ss), .out(LED_8out));
endmodule

```

2.3 Thiết kế mạch dịch 8 LED đơn tần số 1Hz với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng dịch và SS = 1 thì cho phép dịch.
- + Nút MODE = 1 dịch PST, MODE = 0 dịch TSP.


Tần số xung clock hệ thống cấp là 50Mhz.



2.4 Thiết kế mạch dịch 8 LED đơn tần số 1Hz với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng dịch và SS = 1 thì cho phép dịch.
- + Nút MODE = 1 dịch TTR, MODE = 0 dịch TNV.


Tần số xung clock hệ thống cấp là 50Mhz.



2.5 Thiết kế mạch dịch 8 LED đơn tần số thay đổi được với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng dịch và SS = 1 thì cho phép dịch.
- + Nút MODE = 1 dịch TSP, MODE = 0 dịch PST.
- + Nút SPEED = 0 tần số 1Hz, SPEED = 1 tần số 2Hz.


Tần số xung clock hệ thống cấp là 50Mhz.



2.6 Thiết kế mạch dịch 8 LED đơn tần số thay đổi được với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng dịch và SS = 1 thì cho phép dịch.
- + Nút MODE = 1 dịch TTR, MODE = 0 dịch TNV.
- + Nút SPEED = 0 tần số 1Hz, SPEED = 1 tần số 2Hz.


Tần số xung clock hệ thống cấp là 50Mhz.



2.7 Thiết kế mạch sáng đèn 8 LED đơn tần số 1Hz với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng và SS = 1 thì cho phép.
- + Nút MODE = 1 sáng đèn PST, MODE = 0 sáng đèn TSP.


Tần số xung clock hệ thống cấp là 50Mhz.



2.8 Thiết kế mạch sáng đèn 8 LED đơn tần số 1Hz với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng và SS = 1 thì cho phép.
- + Nút MODE = 1 sáng đèn TTR, MODE = 0 sáng đèn TNV.

Tần số xung clock hệ thống cấp là 50Mhz.




SANGDAN_TN_8BIT_1HZ

2.9 Thiết kế mạch sáng dần 8 LED đơn tần số thay đổi được với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng và SS = 1 thì cho phép.
- + Nút MODE = 1 sáng dần PST, MODE = 0 sáng dần TSP.
- + Nút SPEED = 0 tần số 1Hz, SPEED = 1 tần số 2Hz.

Tần số xung clock hệ thống cấp là 50Mhz.



SANGDAN_TP_8BIT_1HZ_SPEED

2.10 Thiết kế mạch sáng dần 8 LED đơn tần số thay đổi được với các nút nhấn:

- + Nút nhấn RESET mức “1”
- + Nút SS = 0 tạm dừng và SS = 1 thì cho phép.
- + Nút MODE = 1 sáng dần TTR, MODE = 0 sáng dần TNV.
- + Nút SPEED = 0 tần số 1Hz, SPEED = 1 tần số 2Hz.

Tần số xung clock hệ thống cấp là 50Mhz.

